Устройство для контроля блоков постоянной памяти

 

Изобретение относится к вычислительной технике и может быть применено для контроля блоков постоянной памяти, выполненных на больших интегральных схемах. Цель изобретения - упрощение устройства за счет уменьшения разрядности контрольного оборудования. Поставленная цель достигается тем, что одноименные разряды микросхем памяти, из которых выполнен контролируемый блок постоянной памяти, подключены к входам соответствующих сумматоров 2 по модулю два. Изменяя последовательно адреса блока памяти, считывают хранимые данные , из которых формируют поразрядные суммы по модулю два на сумматорах 2, которые поступают на сумматор 3. Сигнал переноса, формируемый сумматором 3, считывается счетчиком 4. После перебора всех адресов блока памяти на входе устройства на вход блока -5 сравнения подается сигнал сравнения и осуществляется сравнение полученной контрольной суммы с константой , заранее записанной в регистр 6. Выходной сигнал блока 5 является выходным сигналом устройства, указывающим на результат контроля. 1 ил. 2 ё (Л е со ю СП ел С5 оо Си екал Т77Г 1.1 Сигнал т -у сравнения ост.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (so e С 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3731442/24-24 (22) 18.04.84 (46) 23.07.87. Бюл. N - 27 (72) В.А.Шастин, И.И.Клепиков, В.П,Петровский и Г.В.Дворецкий (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

В 922880, кл. G 11 С 29/00, 1980.

Авторское, свидетельство СССР

У 858115, кл. G 11 С 29/00, 1979. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ПОСТОЯННОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть применено для контроля блоков постоянной памяти, выполненных на больших интегральных схемах. Цель изобретения — упрощение устройства за счет уменьшения разрядности контрольного оборудования. Поставленная цель достигается тем, что одноименные разря- ды микросхем памяти, из которых выполнен контролируемый блок постоянной памяти, подключены к входам соответствующих сумматоров 2 по модулю два. Изменяя последовательно адреса блока памяти, считывают хранимые данные, из которых формируют поразрядные суммы по модулю два на сумматорах 2, которые поступают на сумматор

3. Сигнал переноса, формируемый сумматором 3, считывается счетчиком 4.

После перебора всех адресов блока памяти на входе устройства на вход блока-5 сравнения подается сигнал сравнения и осуществляется сравнение полученной контрольной суммы с константой, заранее записанной в регистр

6. Выходной сигнал блока 5 является выходным сигналом устройства, указывающим на результат контроля. 1 ил .

Составитель С.Шустенко

Редактор Н.Лазаренко Техред А.Кравчук Корректор Г.Решетник

Заказ 3116/49

Тираж 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

13

Изобретение относится к вычислительной технике и может быть применено для контроля блоков постоянной памяти, выполненных на больших интегральных схемах.

Цель изобретения — упрощение устройства за счет уменьшения разрядности контрольного оборудования.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит контролируемые блоки 1 постоянной памяти, сумматоры 2 по модулю два, сумматор 3, счетчик 4, блок 5 сравнения и регистр 6.

Устройство работает следующим образом.

При подаче на входы блоков 1 памяти последовательно изменяемого кода адреса и импульса запроса информационные слова с выходов каждого из блоков памяти поступают на соответствующие входы сумматоров 2 по модулю два.

На выходах сумматоров 2 формируется сумма по модулю два считанной из блоков памяти информации, разрядность которой равна разрядности информационного слова, Суммы по модулю два подаются на входы сумматора 3. Единицы переполнения при сложении поступают с выхода переноса старшего разряда сумматора 3 в счетчик 4.

После того, как слова, хранимые в блоках 1 памяти будут считаны и просуммированы, в блоке 5 сравнения по сигналу разрешения сравнения осуществляется сравнение информации, полученной в сумматоре 3 и счетчике .4 с контрольным двоичным числом, поступающим из блока и записанным предварительно в регистре 6. Результат сравнения подается на выход устройства.

25568

В случае отказа одного из блоков

1 памяти высокая эффективность контроля ЗУ обеспечивается за счет сум5 мирования по полному модулю на сумматоре 3 и счетчике 4 преобразованной сумматорами 2 информации и сравнения полученной суммы в блоке 5 с эталонным двоичным числом.

Возможно иное подключение сумматоров 2 по модулю два, например к выходам соответствующих блоков 1 памяти, однако при этом снижается эфцективность контроля.

Формула изобретения

Устройство для контроля блоков постоянной памяти, содержащее сумматор, информационные выходы которого подключены к входам первой группы блока сравнения, входы второй группы которого подключены к выходам счетчика, счетный вход которого подключен

2 к выходу переноса сумматора, вход сброса счетчика подключен к входу сброса сумматора и является соответствующим входом устройства, входы третьей группы блока сравнения под 0 ключены к выходам регистра, вход разрешения блока сравнения является входом разрешения контроля устройства, а выход блока сравнения является выходом результата контроля устройства, отличающееся тем, что, с целью упрощения устройства за счет уменьшения разрядности контрольного оборудования, оно содержит сумматоры по модулю два, выходы кото4> рых подключены к информационным входам сумматора, входы каждого из сумматоров по модулю два являются входами для подключения соответствующих одноименных разрядов блоков постоянного запоминающего устройства.