Устройство для масштабирования чисел в системе остаточных классов
Изобретение относится к вычислительной технике, в частности к специализированным устройствам, работающим в непозиционной системе счисления в остаточных классах, и может быть использовано для масштабирования чисел в цифровых фильтрах и процессорах быстрого преобразования Фурье, использующих модулярную арифметику. Целью изобретения является повьш1ение быстродействия. Поставленная цель достигается тем, что в устройство для масштабирования чисел в системе остаточных классов, содержащее регистры 1 сдвига, блоки 2 и 3 постоянной памяти, регистры 4 и 5, блок 6 синхронизации, модулярные сумматоры 7 и счетчик 9, введены постоянные запоминающие блоки 8 с соответствующими связями. 2 ил. с (Л 00 со о о со N5 47Г
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
151) 4 G 06 F 7/72
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4041256/24-24 (22) 11.02.86 (46) 15.08.87. Бюл.11- 30 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина ) (72) А.М.Попов (53) 681.3(088.8) (56) Авторское свидетельство СССР
У 398949, кл. G 06 F 7/72, 1971.
Авторское свидетельство СССР
NI 1140114, кл. G 06 F 7/72, 1983. (54) УСТРОЙСТВО ДЛЯ МАСНТАБИРОВАНИЯ
ЧИСЕЛ В СИСТЕМЕ ОСТАТОЧНЬБ КЛАССОВ (57) Изобретение относится к вычислительной технике, в частности к специализированным устройствам, ра.80, » 1330632 А 1 ботающим в непоэиционной системе счисления в остаточных классах, и может быть использовано для масштабирования чисел в цифровых фильтрах и процессорах быстрого преобразования Фурье, использующих модулярную арифметику. Целью изобретения является повьш ение быстродействия. Поставленная цель достигается тем, что в устройство для масштабирования чисел в системе остаточных классов, содержащее регистры 1 сдвига, блоки 2 и 3 постоянной памяти, регистры 4 и 5, блок 6 синхронизации, модулярные сумматоры 7 и счетчик 9, введены постоянные запоминающие блоки 8 с соот- а ветствующими связями. 2 ил.
1330632
Изобретение относится к вычислительной технике и может быть использовано для масштабирования чисел в вычислительных устройствах, работающих в непозиционной системе счисления в остаточных классах (СОК), например в цифровых фильтрах и процессорах быстрого преобразования Фурье, использующих модулярную арифметику.
Цель изобретения — повышение быс тродействия °
На фиг.l представлена структурная схема устройства для масштабирования чисел в системе остаточных классов;
Il X„/Kl P+ + n P/K l p (p при ï ðï /2
Ъ % м/ 1Р + p 1(рп < и ) п /K Ð ) Р при 4 >, р„/2
Р-1
2. Р,„(х,,,...,х,„ ., )! р,q = 1 - и;
mñО
1 м/К I p < (2) О.(.,„,...,.. „)l P„;
m=O (3) PqР ("th »+ m л-1 ) I Р„ i
- х;Р;„Р; „/К Р, (4) Fh (X rn 1 i ° ° ° Ф Х m h.1 )
t t
Я,„(х„,,,...,х„, „) = а (х,„ „Р„- х „„,Р,.„ ); (5) масштабный коэформированные выче- 4О позиционной систеванием а:
45 и
1. = P/P,, P„э P = P,. у
qe1
3 = (log,(P„+ IJ;
P, — основания СОК; х — остатки по основаниям СОК.
Следует отметить, что числа из интервала (Р „(р „-1) /2 - х "„,, Р/2) недопустимы.
Блок 2 постоянной памяти содержит константы Г (х,,...,х,„ „ )„ см. формулу (4).
П p. s (n
1в1 фициент; х, х, ° ° .х„
1Ю ты, кодированные в ме счисления с осно
P-s и
x. = а х„.
1-О х. = 1х;Р." I Р,; на фиг.2 — временная диаграмма работы.
Устройство для масштабирования чисел в системе остаточных классов
5 содержит (фиг.l) и регистров 1 сдвига, блоки 2 и 3 постоянной памяти, регистры 4 и 5, блок 6 синхронизации, (n+1) модулярных сумматоров 7, (э+1) постоянных запоминающих блоков 8, счетчик 9.
Сущность работы устройства состоит в следующем.
Нормированные вычеты результата
-масштабирования определяются следующей формулой
Блок 3постоянной памяти содержит константы Q (x,),...,х,„ „), см. формулу (5). Постоянные запоминающие блоки 8 содержат значения /х /р см. формулу (1).
Для случая P = 03, P = 5, P
7, К = P, а = 2 блоки 2 и 3 имеют кодировку, представленную в табл.1 и 2.
Кодировка блоков 8 по основаниям
P„ P представлена соответственно в табл.3 и 4.
Блок 6 синхронизации формирует на выходах импульсы согласно фиг ° 2.
Устройство работает следующим образом.
После включения питания импульсом на первом выходе блока 6 синхронизации счетчик 9 сбрасывается в нулевое состояние. На управляющих входах регистров 1 сдвига появляется сигнал, 1330632 разрешающий запись числа X, представленного в СОК нормированными вычетами, в регистры 1 сдвига. После окончания действия импульса сброса
5 счетчик 9 начинает считать тактовые импульсы, поступающие с второго выхода блока 6 синхронизации на его счетный вход. Сигналом на управляющих входах регистры 1 сдвига переводят- 1р ся в режим сдвига. Задние фронты импульсов на тактовых входах регистров 1 сдвига вызывают сдвиг информации на выходы регистров 1 сдвига °
При этом на каждом такте на выход по- 15 ступает новая цифра а-ичного представления нормированных вычетов числа
Х. Совокупность цифр из первых и-1 регистров 1 сдвига поступает на адресные входы первого блока 2 посто- 2п янной памяти и вместе с информацией об индексе m, поступающей на остальные адресные входы первого блока
2 постоянной памяти в виде состояния разрядов счетчика 9, образует адрес, 25 по которому из первого блока 2 постоянной памяти считываются соответствующие константы (4). Аналогичным образом организуется считывание иэ второго блока 3 постоянной памяти Зб констант (5).
Задними фронтами тактовых импульсов на втором выходе блока Ь синхронизации указанные константы фиксируются в первом регистре 4. Импульс
35 на третьем выходе блока 6 синхронизации очищает второй регистр 5, подготавливая таким образом к накоплению сумм (2) и (3). Накопление суммы длится 1 тактов. При этом на каждом 4р такте вычеты, представляющие значения констант, с выходов первого регистра 4 поступают на первые группы входов соответствующих модулярных сумматоров 7. Каждый 1-й модулярный 4 сумматор 7 выполняет суммирование по модулю Р,. за исключением (n+1)-ro модулярного сумматора, который складывает по модулю P . На каждом такте ь происходит суммирование констант 50 на первых группах входов модулярных сумматоров 7 с информацией, поступающей с соответствующих. групп выходов второго регистра 5. Результаты сложений вновь заносятся во второй регистр 5. Информация, записанная в группах s+1,...,n-1 разрядов второго регистра 5, не требует дальнейшего преобразования, (t+ 1)-й такт выделен для вычисления остальных нормированHbIx вычетов отмасштабированногo числа на основании соотношения (1). В этом такте на первые группы входов постоянных запоминающих блоков 8 поступают вычеты /х„/К р,, q = 1,2,...,s, q = и, а на вторые группы входов с (и+1)-й группы выходов второго регистра 5 — значение <7„. В конце (P +1)ro такта импульс с третьего выхода блока 6 синхронизации поступает на выход окончания работы устройства, сообщая о том, что результат может быть снят с выходов блоков 8 и регистра 5.
Ф о р м у л а и з о б р е т е н и я
Устройство для масштабирования чисел в системе остаточных классов, содержащее n (n число оснований системы остаточных классов), блок синхронизации, счетчик, два регистра, (и+1) модулярных сумматоров и два блока постоянной памяти, причем информационные входы группы устройства соединены с информационными входами соответствующих регистров сдвига, выходы регистров сдвига, кроме п-го, соединены с соответствующими адресными входами первого и второго блоков постоянной памяти, выход и-го регистра сдвига соединен с и-м адресным входом второго блока постоянной памяти, выходы групп разрядов первого регистра соединены с входами первого слагаемого соответствующих модулярных сумматоров, выходы которых соединены с информационными входами соответствующих групп разрядов второго регистра, первый и второй выходы блока синхронизации соединены соответственно с входами записи регистров сдвига и с входом записи первого регистра, третий выход блока синхронизации является выходом окончания работы устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит (s+I) постоянных запоминающих блоков (s — число оснований системы остаточных классов, входящих в масштабный коэффициент), причем разрядный выход счетчика соединен с и-м адресным входом первого блока постоянной памяти и с (п+1)-м адресным входом второго блока постоянной памяти, выходы первого и второго бло1330632
Продолжение табл 1
Адресные входы
Труппы выходов
/ е/, 1 ) х
10 2 3 4
l0 I 4 О
10 1
Таблица 2
ВыхоАдресные входы
) х, ) ) 00
Таблица 1
Адресные входы
Группы выходов
1 2 х»» Xth1 m
/Г/ /F /, О О
О 1
l О
1 1
О О
00 О
О
4Р О
00 2
00 1
00 О
01 О
01 1
01 О
Ol 1
10 О о
45 о
0l
Ol
1 О
1 1
О О
01 о
5 ков постоянной памяти соединены соответственно с информационными входами групп разрядов первого регистра, выходы групп Разрядов второго регистра соединены с входами второго сла- 5 х»»»» гаемого соответствующих модулярных сумматоров, выходы групп с первой по s-ю и п-й разрядов второго регистра соединены соответственно с первыми адресными входами постоянных 10 запоминающих блоков, вторые адресные
1 входы которых соединены с выходами (и+1)-й группы разрядов второго регистра, выходы постоянных запоминающих блоков с первого по s-й, выходы групп 15 (s+1)-й по (n-1)-ю разрядов второго регистра и выход (s+1)-го постоянного запоминающего блока являются группой инфоРмационных выходов устройства, первый выход блока синхронизации со- 20 единен с входом сброса счетчика, счетный вход которого соединен с тактовыми входами регистров сдвига, с входом записи второго регистра и с вторым выходом блока синхронизации, 25 третий выход которого соединен с входом сброса второго регистра, четвертый выход блока синхронизации соединен с входами разрешения сдвига регистров сдвига. 30
00 1
00 4
00 5
00 2
00 3
00 6
00 O
01 О
Ol 2
1330632
Таблица 3
0 0 I 2 0 0 1 2
1 2 0 1 1 2 0
2 2 0 1 2 2 0 1
Первая группа входов
Таблица 4
Вторая группа входов
1 2 3 4 5
0 ) 6
"м 4
0 0 5 3 1 6 4 2
1 1 6 4 2 0 5 3
2 2 0 5 3 1 6 4
3 3 1 6 4 2 0 5
4 4 2 0 5 3 1 6
5 5 3 I 6 4 2 0
6 6 4 2 0 5 3 1
Первая группа входов а7 Вторая группа входов
0 1 2 3 4 5 6
1330632
Юмт.1 & б
Фмк4 &
Аи,7&Ю
Южк Хл. 1
Рютли Рю. g
Ьлисэ
СЖ
СгЯ в
М тс с
Zni
oi ri гс
Рак Ж
ul ю
С гУ бай/7лЮ
Aking &4 сУэю. 3 Юю 5
С-Ю СруппИ
Ью. & 5
Zy E rg
i-è Anni
Фиг 2
Составитель А.Клюев
Редактор М.Дылын Техред В.Кадар
Корректор М.Демчик
Заказ 3583/50
Тираж 672 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
Производственно-полиграфическое предприятие, r.ужгород, ул.Проектная,4
