Одноразрядный сумматор-вычитатель

 

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств. Цель изобретения - повышение быстродействия. Одноразрядный сумматор-вычитатель содержит девять п-р-п-транзисторов 1 - 9, нагрузочный р-п-р-транзистор 10,шину 11 питания ,входы 12,13 первого и второго операндов,вход 14 переноса,выход 15 суммы,выход 16 переноса,выход 17 заема. Устройство выполняет операции суммирования и вычитания с прямыми кодами переменных,т.е. нет необходимости при смене выполнения операции производить инвертирование входных переменных.1 ил. с (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) (51) 4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (21) 4054464/24-24 (22) 14 .04 .86 (46) 07.09.87. Бюл. Р 33 (w) Q

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) Ю.И.Рогозов, Н.И.Чернов и А.В.Ерохин (53) 681.325.5(088.8) <56) Авторское свидетельство СССР

)) - 104364 1, кл . G 06 F 7/50, 198 1.

Авторское свидетельство СССР

В 1137462, кл. С 06 F 7/50, 1983. (54) ОДНОРАЗРЯДНЫЙ СУММАТОР-ВЫЧИТАТЕЛЬ (57) Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств. Цель изобретения — повышение быстродействия. Одноразрядный сумматор-вычитатель содержит девять п-р-п-транзисторов 1 — 9, нагрузочный р-п-р-транзистор 10,шину 11 питания,входы 12, 13 первого и второго операндов, вход 14 переноса, выход

15 суммы, выход 16 переноса, выход 17 заема. Устройство выполняет операции суммирования и вычитания с прямыми кодами переменных,т.е. нет необходимости при смене выполнения операции производить инвертирование входных переменных . 1 ил.

1335982

W = $ — Р (а;

+Ъ;3) 1+!

Ч,„

+b;+V

Р (а, Р„ (Ь, 3) Изобретение относится к вычисли— тельной технике и может быть исполь— зовано при построении арифметических устройств.

Цель изобретения — увеличение быстродействия сумматора-вычитателя.

На чертеже представлена функциональная схема одноразрядного сумматора-вычитателя.

Одноразрядный сумматор-вычитатель содержит девять п-р-п-транзисторов

1 — 9, нагруэочный р-и-р-транзистор

10, шину 11 питания, входы 12 и 13 первого и второго операндов, вход 14 переноса, выход 15 суммы, выход 16 переноса,выход 17 заема.

Известно,что функции суммы,разности переноса и заема имеют следующий вид в булевой алгебре:

W= S=a, Pb, v а; РЪ; v а, Pb; v à„Pb,, В арифметическом базисе указанные функции будут иметь вид:

=Р, (а, +Р; +bi» 1)

+Р; +Ь; 2) +Р (а; +Р+

+ Р; + Ь, 2);

+ V, 1) — Р (2а; +

+ Р (а; + V + Ь, 3) Как видно из последних соотношений, для реализации функций Р,; Р

Р; Р ; Р используются одни и те же аргументы по различным порогам (одни и те же многоколлекторные транзисторы для образования суммы) . Это позволяет реализовать искомые функции с минимальными аппаратурными и временными затратами. Причем в базы транзисторов 1- 3 инжектируется один квант тока (1,), а в базы транзисторов 4 — 9, выполняющих функции пороговых детекторов, задаются токи, значения которых указаны в арифметическом представлении реализуемых функций и их предикатов:

P,; P ; P,; P„; Р . Для определенности срабатывания пороговых детекторов токи берутся на 0,5 кванта меньше, чем это указано в рассматриваемых выражениях. В соответствии со сказанным в базу транзистора 4 из транзистора 10 инжектируется ток; равный 0,5 I, (транзистор 4 реализует функцию Р< ), в базу транзисторов

7 — 9 — 2,5 I,, так как они реализуют соответственно предикаты Р ;Р

Указанные соотношения токов задаются путем изменения геометрических размеров инжектирующих и базовых областей.

Устройство работает следующим образом.

Предположим,на вход устройства подается следующая комбинация входных сигналов: а = Ь; = Р; = 1.В этом случае транзисторы I — 3 открыты и их коллекторные токи равны одному кванту (коэффициент передачи по току транзисторов 1- 3 равен единице — токовые повторители). Следовательно,с баз транзисторов 4,5,8,9 будет отбираться три дискрета тока (3 I ) а так каких базовые токи меньо ше указанных значений,то эти транзисторы закроются. Закроются также транзисторы 6 (с его базы отбирается два дискрета тока) и 7 (с его базы отбирается четыре дискрета тока P ). Таким образом, все пороговые детекторы будут закрыты, т.е.

Предположим,что а; = Ь; = 1;

Р ° (V ) = О. В этом случае транзисторы 4 и 5 будут закрыты (так как с их баз отбирается два дискрета тока),т.е. Р,„, = 1. Запирание транзистора 5 не будет влиять на состояние транзистора 8, который откроется так как с его базы отбирает) ся 2 1 (его базовый ток равен о

2,5 I,) . Отпирание транзистора 8 шунтирует выход транзистора 4 и на выходной шине суммы (разности) появится сигнал S = W = О. С базы транзистора 6 будет отбираться один дискрет тока, поэтому он закроется (P4 = 1), транзистор 7 будет также закрыт, так как с его базы отбирается ток, равный 3 I (2 а, + b; ). Закрытый транзистор 7 не будет оказывать влияние на состояние транзистора 9, поэтому он откроется,так как с его базы отбирается ток,равный (а; + b,) двум дискретам.Открытый транзистор 9 приводит к появлению выходного сигнала заема U, 0, т е. при а, == b, = 1; P (V ) = О;

W=--S-=О P= V=Î. Н +

При а, = P;(V ) = О; Ь; = 1 транзистор 4 закроется, транзистор 5 будет насыщен (Р, „ = О), открытый транзистор 5 через свой коллектор с

5982 которого соединен с выходом переноми коллекторами второго и третьего

n-p — n-транзисторов, пятые коллекторы которых соединены с базой седьмо10

15 сумматора-вычитателя, о т л и ч аю щ и и ся тем,что,с целью повышения быстродействия,в него введен девятый и-р-n — транзистор,эмиттер которого соединен с шиной нулевого по тенциала, первый, второй, третий,четвертый,пятый и шестой коллекторы нагрузочного р — n-p-транзистора соединены соответственно с базами пер20

Формула и з о б р е т е н и я транзистора, шестой коллектор которого соединен с шестыми коллекторами второго и третьего и-р-п-транзисторов, восьмым коллектором нагрузочного р-п-р-транзистора, коллектором седьмого и-р-и-транзистора и базой

35 девятого п-р-п-транзистора, коллектор которого соединен с коллектором шестого п-р-п-транзистора, девятый коллектор нагрузочного р-и-р-транзистора соединен с седьмыми коллекторами первого, второго и третьего п-р-п-транзисторов, вторым коллектором пятого и-р-и-транзистора и базой восьмого п-р-п-транзистора,кол40

45 лектор которого соединен с коллектором четвертого п-р-п-транзистора, Составитель, М.Есенина

Редактор Н.Егорова Техред М.Ходанич Корректор Н. Король

Подписное

СССР д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 з 133 отбирает базовый ток транзистора 8, который закроется. Закрытые транзисторы 4 и 8 формируют на выходной шине суммы (раэности) сигнал высокого логического уровня S -= -W = --!.

Транзистор 6 также будет закрыт (Рд = 1), транзистор 7 будет насыщен,, так как с его базы отбирается транзистором 2 лишь один дискрет тока.

Транзистор 7 своим коллектором отбирает базовый ток транзистора 9, который эакроется,и на выходной шине заема формируется сигнал высокого логического уровня V;+, = 1.

При Ь, = F;(V;) = О, а; = 1 транзисторы 2 и 3 будут открыты, а транзистор 7 закрыт. Транзистор 1 через свои коллекторы будет отбирать один дис— крет тока с баз транзистора 4,5, 7 — 9. Поэтому транзистор 4 закроется, транзистор 5 откроется (Р,„

= О), что вызовет запирание транэис— тора 8 и, в свою очередь,формирование сигнала W = S = 1. Транзистор

6 откроется, и независимо от состоя ний транзисторов 7 и 9 на выходной шине заема будет сформирован сигнал низкого логического уровня V;+, =О.

Однора зрядный сумматор-вычитатель, содержащий восемь и-р-и-транзисторов и нагрузочный р-n-p-транзистор, причем базы и первые коллекторы первого,второго и третьего и-р-и-транзисторов соединены соответственно с входами первого, второго операндов и входом переноса сумматора-вычитателя, выход результата сумматора-вычитателя соединен с коллектором четвертого п-р-п-транзистора, база которого соединена с вторыми коллекторами первого, второго и третьего п-р-п-транзисторов, третьи коллекторы которых соединены с базой пятого п-p-n-транзистора,первый коллектор

Заказ 4048/43 Тираж 672

ВНИИПИ Государственного комитета по делам изобретений и открытий

113035,Москва,Ж-35,Раушская наб., са сумматора-вычитателя,выход заема сумматора-вычитателя соединен с коллектором шестого п-р-п-транзистора, база которого соединена с четвертыго и-р-n — транэистора,эмиттер нагрузочного р-п-р-транзистора соединен с шиной питания сумматора-вычитателя

Р эмиттеры п-р-и-транзисторов и база нагруэочного р-и-р-транзистора соединены с шиной нулевого потенциала вого,второго, третьего, четвертого, пятого и шестого п-р-п-транзисторов, седьмой коллектор нагрузочного р-и-ртранэистора соединен с базой седьмого n-р-п-транзистора,с четвертым и пятым коллекторами первого и-р-п