Узел формирования переноса в сумматоре

 

Изобретение относится к вычислительной технике и может быть использовано при гГостроении универсальных и специализированных цифровых устройств и машин, в частности при построении схем многоразрядных параллельных сумматоров, к цепям переноса которьпс предъявляются повышенные требования по надежности и быст родействию. Цель изобретения - упрощение устройства. Два разряда узла формирования переноса в сумматоре содержат три МДП-транзистора р-типа, три МДП-транзистора п-типа, четыре элемента НЕ, два элемента И-НЕ, два элемента ИЛИ-НЕ. Узел формирования переноса может работать в режиме формирования собственного переноса и в режиме формирования сквозного переноса в сумматоре. 1 ил, 2 табл. С/)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (п 4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ и I

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3990951/24-24 (22) 12.12.85 (46) 23.05.87. Бюл. Ф 19 (72) А.Е.Заболотный, В.А.Максимов, Я.Я.Петричкович и В.Н.Филатов (53) 681.325,5 (088.8) (56) Патент Японии У 51-135089, кл. G 06 F 7/50.

Авторское свидетельство СССР по заявке У 3824913/24, кл. G 06 F 7/50, 1984. (54) УЗЕЛ ФОРМИРОВАНИЯ ПЕРЕНОСА В

СУММАТОРЕ (57) Изобретение относится к вычислительной технике и может быть использовано при построении универсаль„„SU„„1312567 А1 ных и специализированных цифровых устройств и машин, в частности при построении схем многоразрядных параллельных сумматоров, к цепям переноса которых предъявляются повышенные требования по надежности и быстродействию. Цель изобретения — упрощение устройства. Два разряда узла формирования переноса в сумматоре содержат три МДП-транзистора р-типа, три МДП-транзистора п-типа, четыре элемента НЕ, два элемента И-НЕ, два элемента ИЛИ-НЕ. Узел формирования переноса может работать в режиме формирования собственного переноса и в режиме формирования сквозного пе- Я реноса в сумматоре. 1 ил, 2 табл.

1312567

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых устройств и машин, в частности при построении схем многоразрядных параллельных сумматоров, к цепям переноса которых предъявляются повышенные требования по надежности и быстродействию.

Цель изобретения — упрощение узла.

На чертеже представлена схема узла формирования переноса в сумматоре.

Два разряда узла формирования переноса в сумматоре содержат три МДПтранзистора 1-3 р-типа, три МДП-транзистора 4-6 п-типа, первый, второй, третий и четвертый элементы НЕ 7-10 два элемента И-НЕ 11 и 12, два элемента ИЛИ-НЕ 13 и 14, входы 15 и 16 (2N-1) -го и 2N-го разрядов первого операнда,входы 17 и 18 (2N-1)-го и 2N-го разрядов второго операнда, вход 19 переноса, выход 20 переноса, шину 21 питания и шину 22 нулевого потенциала.

Узел формирования переноса в сумматоре работает следующим образом.

Пусть потенциал шины 21 питания равен высокому уровню напряжения питания, т.е. равен "Лог.1" или 1., а потенциал шины нулевого потенциала

22 — низкому (нулевому) уровню, т.е °

"Лог.О" или О. В работе узла формирования переноса следует различать два режима:

1. Режим формирования собственного переноса в каждом (четном или нечетном) разряде при совпадении сигналов на входах разрядных переменных, когда на выходах схем И-НЕ и

ИЛИ-НЕ возникают одинаковые сигналы.

2. Режим формирования сквозного переноса в соответствующем разряде при несовпадении сигналов входных разрядных переменных.

В первом случае для нечетных разряцов при появлении на выходах первых элементов И-НЕ 11 и ИЛИ-НЕ 13 уровня 1(0), который, проходя через третий 9 и четвертый 10 элементы НЕ, преобразуется в уровень 0(1), открывая первый 1 (четвертый 4) и закрывая четвертый 4 (первый 1) тран— знсторы, на выход нечетных разрядов (Р,> « ) поступает сигнал с шины 2 1 питания (общей шины 22), т.е. 1(0).

При несовпадении сигналов входных разрядных переменных а 2,>, (вход

15) и Ъ, „, (вход 17) в нечетных разрядах, на выходах первых элементов

И-НЕ 11 и ИЛИ-НЕ 13 появляются уровни 1 и О соответственно, которые, пройдя через третий 9 и четвертый 10 элементы НЕ, преобразуются в О и 1 и закрывают транзисторы 4 и 1. В то

>ке время на истоках р-(п-)канального транзистора первого элемента НЕ 7 появляются уровни 1(0) и входной перенос нечетного разряда Р „ (вход

19) поступает на выход первого элемента НЕ 7 в виде Р t . Таким образом, работа нечетных разрядов узла формирования может быть описана логическим уравнением

P2N-1 =. (а q. + Ь, j (1)

ZN-2 (2Н-1 2N 1 )

Четные каскады узла формирования переноса работают в тех режимах, что и нечетные. При этом при совпадении сигналов на входах а,> (вход 16) и

Ъ2м (вход 18) на выходах вторых элементов И-НЕ 12 и ИЛИ-НЕ 14 появляются уровни 1(0), которые открывают пятый 5 и шестой 6 (второй 2 и третий 3) транзисторы и закрывают второй 2 и третий 3 (пятый 5 и шестой 6) транзисторы, при этом на выход формирователя 20 (Р2я ) поступает потенциал шины 22 нулевого потенциала (шины 21 питания), т.е. 0(1), осуществляется режим собственного переноса.

При несовпадении логических уровней входных разрядных переменных чет ных разрядов узла формирования переноса на выходе вторых элементов

И-НЕ 12 и ИЛИ-НЕ 14 появляются уровни 1 и 0 соответственно, которые открывают транзисторы 3 и 6 и закрывают транзисторы 2 и 5. При этом второй элемент НЕ 8 работает в нормальном режиме, т.е. на истоках его р- (и-) канальных транзисторов присутствуют уровни 1(0), и входной перенос четных разрядов (Р2ц > ), пройдя через второй элемент HE 8, поступает на выход 20 (P2N). Таким об— разом, четные каскады узла формирования переноса осуществляют логическую функцию

7ц 2й 2й Ян-1 (2N 2N)

1312

567 4 второго и первого II-транзисторов данного разряда, о т л и ч а ю— шийся тем, что, с целью упрощения узла, он содержит в каждом разряде элемент ИЛИ-НЕ, элемент И-НЕ, а в каждом нечетном разряде узел содержит второй и третий элементы HE каждый из которых содержит МДП-транзистор р-типа и МДП-транзистор и-типа, сток которого соединен с выходом данного элемента НЕ и со стоком МДПтранзистора р-типа данного элемента

HE затвор которого соединен с входом данного элемента НЕ и с затвором МДПтранзистора и-типа данного элемента

НЕ, истоком МДП-транзисторов р-типа второго и третьего элементов НЕ нечетного разряда соединены с шиной питания узла, истоки МДП-транзисторов и-типа второго и третьего элементов НЕ нечетного разряда соединены с шиной нулевого потенциала узла, истоки первых МДП-транзисторов р- и и-типа каждого разряда соединены соответственно с шинами питания и нулевого потенциала узла, затвор первого

IfgII-транзистора р-типа нечетного разряда соединен с выходом второго элемента НЕ, вход которого соединен с истоком ЩП-транзистора и-типа первого элемента НЕ данного разряда и с выходом элемента ИЛИ-НЕ данного разряда, первые и вторые входы элементов ИЛИ-НЕ и И-НЕ соединены с входами соответствующих разрядов первого и второго операндов, выход элемента

И-НЕ нечетного разряда соединен с истоком МДП-тразитора р-типа первого элемента НЕ данного разряда и с входом третьего элемента НЕ данного pasряда, выход которого соединен с затвором первого МДП-тразистора и-типа первого разряда, затворы первого и второго МДП-транзисторов р- и и-типа четного разряда соединены соответственно с выходами элементов И-НЕ и

ИЛИ-НЕ данного разряда.

Подставляя (1) в (2), получим (3)

Р2я а2N Ь2N + (аgk + Ь2k)

2k" 2й-1 2М-7, 2й-< 2Й-1

Работа узла формирования переноса отражена в табл.1 (формирование промежуточного переноса в нечетном разряде) и табл.2 (образование выход- 10 ного переноса в четных разрядах..

Формула изобретения

Узел формирования переноса в сумматоре, содержащий в каждом разряде первый элемент НЕ, первые МПП-транзисторы р- и п-типа, а также содержащий в каждом четном разряде вторые МДП-транзисторы р- и п-типа, при-20 чем первый элемент НЕ содержит по

МДП-транзистору р- и п-типа, затворы которых соединены и подключены к входу первого элемента НЕ, стоки МДПтранзисторов р- и п-типа первого эле-25 мента НЕ соединены и подключены к выходу первого элемента НЕ, вход первого элемента НЕ данного разряда соединен с входом переноса из предыдущего разряда узла, выход первого 30 элемента НЕ данного разряда соединен с выходом переноса в следующий разряд узла,и стоками первых МДП-транзисторов р- и и-типа данного разряда, исток МДП-транзистора р-типа эле-. 35 мента НЕ четного разряда соединен со стоком второго МДП-транзистора р-типа данного разряда, исток которого соединен с шиной питания узла, исток

МДП-транзистора п-типа элемента НЕ 40 четного разряда соединен со стоком второго МДП-транзистора и-типа данного разряда, исток которого соединен с шиной нулевого потенциала узла, затворы первого и второго МДП- 45 транзисторов р-типа четного разряда соединены соответственно с затворами

1312567

Таблица 1

Формирование промежуточного переноса в нечетном разряде

Состояние транзисторов

Элемент НЕ 7

Т г й-г агн- Ьги- Ргч (вход 19) (вход 15) (вход 17 (выход) р п

О

1 1 1 0 +

Таблица 2

Образование выходного переноса в четных разрядах

Состояние транзисторов гя Ьги P2N (вход 16) (вход 18) (выход 20

Р2в-

Т Т Т Элемент НЕ 8 р и

0

+ + t

0

П р и м е ч а н и е. + соответствует открытому транзистору; соответствует закрытому транзистору.

П р и м е ч а н и е. Ргкг гн входной перенос устройства; — выходной перенос устройства.

1312567

Редактор В.Данко

Заказ 1972/47 Тираж 673. Подписное, ВНИИНИ Государственного комитета СССР. по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Pzg

Составитель М.Есенина

Техред Л.Олийнык Корректор С.Черни