Накапливающий сумматор

 

Изобрртоиге О1 носится к устройстьак автоматики vi вьмнс.иителы- -ой техники, выг1о. функции суммирования с накоплением результата. С целью сокращения оборудования сумматор выполиеь как устройство асинхронного типа с одт отактным режимом раоогы в составе накапливающего регистра , состоящего из триггеров 6, гтриемног о регистра, состоящего из триггеров 5 и в кажд.ом разряде двух элементов И 1 и 2 и двух элементов Ш1И 3 и 4. В каждом разряде сумматора первый, второй и четвертый входы первого элемента И соединен с нуле-- вым выходом триггера приемного регистра , соответствующего старшему из смежных разрядов, с единичныь и ну/ левьЕм выходами соответствующего триггера накапливающего регистра соответ (С СО го ОО о со

СОЮЗ СОВ ТСНИ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (!g) !11) А1

>..: 06 F 7 50

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

Г10 ДЕЛАЧ ИЗОБРЕТЕНИЙ И OTKPhlTÎÉ

ОПИСАНИЕ ИЗОБРЕТЕНИ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ь.:. >, 10 (21) 3978452/?4 — 24 (22) 15. 11.85 (46) 30.06.87. 1к>л. У 24 (72) О.П.0-, пов, К!.Ф.Гостак и А.B.Тихомиров (53) 681 )25. "-((>Я8.Я) (5 6) Ав rr>p !« v Г пи ете",> "во,",Г(, >

10>g 36>8 *„-;, С 06 т,> >О > ->, .

AH÷ орск о з ".i.èäå (ел1 с т",о СС>.;Р

351214, кл. (06 F 7/50, 970. (54) НАКЛШ1ЦЯ>Е>>1у 1 Су11МЛтОр (57) Из>>Е"ретспие о носится к устройс i нам 3 в i,»ма".зэк и и въГчис;iliтел ь> .Ой техниьи, выполняющим функции суммиг она ив r пак пле«ием резу ьтата. С печью сокращения оборудования сумма->ор ньп;олнен как устройство асинхронного типа с однотактным режимом раоогы в составе накапливающего ре— гис тра, состоящего из триггеров 6, приемного регистра, состоящего иэ триггеров 5 и в каждом разряде двух элементов И 1 и 2 и двух элементов

1 !11 3 и 4. Б каждом разряде сумматора первый, второй и четвертый входь первого элемента И соединен с нуле.вым выходом триггера приемного региогра„ соответствующего старшему иэ смеж..ых разрядов, с единичным и нуl певым выходами соответствующего триггера накапливающего регистра соответЖ

)Вз0801 ствеиио. Выход первого элемента И подсоединеН к второму входу первого элемента ИЛИ младшего из смежных разрядов, к второму входу второгo элемента ИЛИ и к нулевому входу соответствующего триггера иакапливающегo ре— гистра соответственно. Выход второго элемента И подсоединен к первому входу второго элемента ИЛИ и к единичному входу соответствующего триггера накапливающего регистра, Соответствующий информационный вход 10 соединен с первым входом первого эле-мента ИЛИ. Единичный выход триггера приемного регистра (л нулевой выход триггера накапливающего регистра соединены соответственно с первым и третьим входами второго )л<змента И, третий вход первого и второй вход второго элементов И подсоединены к управляющему входу 8 сумматора. Динаношений

: ьк((к «(к-;1,1 1

/\ О 1 -< 1 ((-<1 о (к-<) ii-<) a (< «к (<-<) гаемого, окончание записи которо-, о подается в приемный регистр.

Начало работы сумматора фиксируется установлением уровня логической единицы на шине 8 . По<-.ледующая рабоTB устройства «пред<ляется из сооТ

1i Or)i< HIIé

/О \ I 0..-li Ф

,0 и /1 !

1 «к (<.i) о

" <к<

А (") где

nê< пре..(»()(у1»(его цикла

0;,„.

Изобретение относится к автома.ти— ке и вычислительной технике и може". быть использовано в процессорах

ЗВМ и цифровых устройствах автоматики, Цель изобретения — упр<хщение сумматора.

На чертеже представлена функцио-нальная схема накаливающего сумматора.

Накапливающий сумматор содержит два элемента И 1 и 2, элементы ИЛИ

3 и <1, первые триггерь< 5, вторые триггеры 6, инверсный (зыход 7 перв»)х триггеров, вход 8 разрешения сложе-ния сумматора, выход»1 9 переноса и:1 предыдущего разряда, входь< :.0 разрядов операндов сумматора.

Работа сумматора рассматриваетс l при выполг<ении операции сложения двух положитеяьных двоичных чисел, заданных двоичными кодами без знака, При этом считается, что код первого слагаемого уже хранится в íà-;:ë:<ëèâÿþщем ре.гистре.

В э т оМ сяу<зае „при ияли< и11 vp овия. логической единицы иа управ<::яющейз 1))(<не 8, приемный регистр будет находит):ся и нулевом состоянии. В момент у«вЂ” тановлеиия на шине 8 уровня яогиче«мика параллел»но-последовательного переключения триггероз 5 и 6 реги< тров однозначно определяется из соотР ° =)О . V0 . /(О

L 0 к (- < ) J < н 1; (< - < ) к(-il )

/< () где О,„= О, --де к — — 1, m — номер разряда сумматора, ()„к — значение к-го разряда приемного регистра посяе загрузки в него очередного слагаемого, 0 „„„(О „„ )- значение i-го с<1«тояиия к — го триггера приемного (ilакапливающегo) регистра, О.„„, з .ачеиие к-го разряда накапливающего регистра после пред»(дущего цикла суммирования. 1 ил. кого нуля на информационные входы 10 устройства подается кок(второго сла((n< 1<-i) () Я« ii-i)J Oi«,(<) (-) )

О „„; (О „„,;,< — значение 1-го гос— тояиия к-Fo триггера пр1 емиого (накапли— вак<дего) регистра, q,<;=0; значение к-го разряда накапливающего р:-гис-.ра в результате сум <и(ро".ÿиия; значение к-го разря)(» приемнс:"o регистра после загрузки в него очередного слагаемого

137,, 0 1 к — 1 > ш номер р;. 3pR<(a. c .. >. ... гя тора.

Пусть перел началом суммирования с накапливающем сумматоре находился код 0! 01100 100. Для >того примера значения последовятельнь. х состояний регистров показаны в таблице.

Таким образо.г, мирования кадя 01

011101001". получа отмеченный в б-м в результате сум01 100 100 с кодом ется двоичный код, состоянии для настра. Приемный рекапливающего реги гистр при этом об нуляется.

Ф о р м у л я и з о б р е т е н и я!

СостOH kIHP.

Значения регистров сумматора

1!акапливаюший

Приемный

Составитель М. Есенина

Редактор И, Кясарда Техред М.Моргентал Корректор М.Шараши чягг:; з 76 )Я 51 Тираж б72 Подписное

Б1ПГИПИ Государственного комитета СССР по делам изобретений и открьггий

113035, Москва, Ж 35, Раушская наб., д. 4/5

ПроизводствеHHo-полиграфическое предприятие, г. Ужгород, ул. Проектная. 4 очередньм слягяемьпг в десятирязря;I:.:.nм

Накапливяюпгий сумматор, содсp7Ka— щий в каждом разряде первый и второй триггеры, два элемента И и лервый элемент ИЛИ, причем выход первогn элементз. И каждого разряда соедине-: с первым входом первого элемента ИЛИ следующего разряда, первый вход первого элемента И каждого разряда соединенных с входом разрешения сложения сумматора, прямой выход первого триггера каждого разряда соединен с вторьМ входам первогс элемента И того 0

011101001!

0 1 00000000

00000000000 жс разрядят О т I и ч я ю щ е3 и с я тем, что, с цезгью ггрг негпгя с >ммятор<з он содержит В каждом разряде H Tn—

pné элемент ШП1, первый вхг л второго элемента И каждого разряда соединен с вхопом разрешения сложения суммятn— ря, в-:арой вход первого элемента ИЛИ

Kaæänãо разряда соединен с г ходом соответствующего paaряда операндов сумматора, выходы первого и второго элементов ИЛИ каждого разряда соединены соответственно с единичным и нулевым входами первого триггера того же разряда, инверсный выход которого с.оединен с третьим входом первого элемента И предыдущего разряда, ггря— мой вьгход первого триггера каждого разряда соединен с четвертым входом первого элемента И того же разряда и вторьм входом элемента И того же paзряда, выход которога соединен с первым входом второго элемента ИЛИ того же разряда и единичным входом второго у.ригггра того же разряда, нулевой вход которого соединен с вторым входом второго элемента И того же ряэ— ряда, инверсный вьгход второго триггера каждого разряда соединен с третьим входом второго элемента И того же разряда.

01 01 100 00

01 0 1 100 100

0 0 1 1 1 1 0 1 1 1

1 0 1 0 1 1 0 1 1

1000110111

1 1 G 0 1 0 1 1