Устройство для округления суммы и разности двоичнокодированных чисел с плавающей запятой

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоичнокодиро- BaHiibix чисел с плавающей запятой, представленных в обратном коде. Цель изобретения - повьшение точности вычислений . Указанная цель достигается благодаря коррекции как денормализованного слагаемого, так и нормализованного результата. Коррекция в каждом из зтих случаев осутцествляется посредством засылки в ьшадший разряд -корректируемого кода цифры или О, являющейся значащей для данного кода. Засылка значащей цифры в младший разряд денормализованного слагаемого производится в случае отброса хотя бы одной значащей цифры в процессе денормализации, а засылка значащей .цифры в младший разряд результата - в случае отброса значащей цифры при нормализации вправо. Устройство содержит регистр результата 2, два триггера 3, 4 знаков, входы управления денормализацией 5 и нормализацией вправо 6, младшие разряды 7, 8 регистров I и 2, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9, 10, четыре злемента И 11 - 14. I ил. (С (Л со со ;о ел 4 со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

954 A l (19) (11) (50 4 С 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (2)) 4067818/31-24 (22) 27.05. 86 (46) 23. 09. 87. Бюл. Ф 35 (71) Институт прикладной математики им. M.Â.Êåëäûøà (72) И.В.Безменов и В.В.Русанов (53) 681.3(088.8) (56) Карцев М.А. Арифметика цифровых машин. — M. Наука, 1969, с. 326 †3.

Китов А.И., Криницкий И.А. Электронные цифровые машины и программирование. — М., )96), с. 90-93. ,(54) УСТРОЙСТВО ДЛЯ ОКРУГЛЕНИЯ СУММЫ

И РАЗНОСТИ ДВОИЧНОКОДИРОВАННЫХ ЧИСЕЛ

С ПЛАВА)ОЩЕЙ ЗАПЯТОЙ (57) Изобретение относится к цифровой вычислительной технике и может быть. использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоичнокодированных чисел с плавающей запятой, представленных в обратном коде. Цель изобретения — повышение точности вычислений. Указанная цель достигается благодаря коррекции как денормализо— ванного слагаемого, так и нормализованного результата. Коррекция в каждом из этих случаев осуществляется посредством засылки в младший разряд корректируемого кода цифры "! или 0, являющейся значащей для данного кода. Засылка значащей цифры в младший разряд денормализованного слагаемого производится в случае отброса хотя бы одной значащей цифры в процессе денормализации, а засылка значащей .цифры в младший разряд результата — в случае отброса значащей цифры при нормализации вправо. Устройство содержит регистр результата

2, два триггера 3, 4 знаков, входы управления денормализацией 5 и нормализацией вправо 6, младшие разряды

7, 8 регистров I и 2, два элемента

ИСКЛ)ОЧАЮЩЕЕ ИЛИ 9, 10, четыре элемента И 11 — !4. I ил.

39549

1

13

Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВ11 при создании высокоточных арифметических устройств сложения и вычитания двоичных чисел с. плавающей запятой-, представленных в обратном коде.

Цель изобретения — повышения точности вычислений.

На чертеже представлена функцио— нальная схема устройства.

Устройство содержит регистр 1 операнда, регистр 2 результата, триггеры 3 и 4 знаков денормализуемого числа и результата соответственно, входы 5 и 6 управления денормализацией и нормализацией вправо, младшие разряды 7 и 8 регистров 1 и 2, два элемента ИСКЛОЧА1ОЩЕЕ ИЛИ 9 и 10 и четыре элемента И 11 — 14.

Устройство работает следующим образом.

Округление суммы или разности двух чисел с плавающей запятой, представленных в обратном двоичном коде, состоит в том, что производится коррекция как денормализованного слагаемого, так и нормализованного результата. Коррекция денормализованного числа осуществляется посредством засылки в его младший разряд значащей цифры при условии, что в процессе денормализации за разрядную сетку регистра выходит хотя бы одна значащая цифра. Коррекция нормализованного числа осуществляется посредством за— сылки в его младший разряд значащей цифры в том случае, если имела место нормализация результата вправо и за разрядную сетку регистра вьш ла значащая цифра. При этом значащей цифрой для положительного числа в обратном коде является "1", а для отрицательного — 0".

Перед началом работы устройства в триггер 3 и регистр 1 занесены соот.— ветственно знак и мантисса слагаемоro с меньшим порядком, а в случае равенства порядков чисел — знак и мантисса одного из слагаемых.

Если порядки чисел различны, то происходит денормализация кода, находящегося в регистре 1. На вход управления сдвигом вправо этого регистра по входу 5 подается сигнал "I", в результате чего код в регистре 1 сдвигается »а один разряд вправо.

При этом выдвинутый за пределы ре—

35 гистра младший разряд пропадает. До сдвига кода вправо сигнал с выхода младшего разряда. 7 регистра 1 посту— пает на вход элемента ИСКЛ1ОЧАIОЩЕЕ

ИЛИ 9, на другом входе которого действует сигнал с выхода триггера 3 знака денормализуемого числа. В результате на выходе элемента HCKJIIO IAIOЩЕЕ ИЛИ 9 действует сигнал "1", если в младnreM разряде 7 регистра 1 нахо— дится значащая цифра, и 0 в противном случае. Этот сигнал поступает на первые входы элементов И 11 и 12, на третьих входах которых действует сигнал "1", поступающий по входу 5. В зависимости от того, значащая цифра или нет находится в мпадшем разряде

7 регистра 1, элементы И 11 и 12 ока— зываются открытыми или закрытыми для прохождения сигналов с прямого и инверсного соответственно выходов триггера 3 на соответственно нулевой и единичный вход младшего разряда 7.

Причем к моменту прихода указанных сигналов на входы младшего разряда 7 в этом разряде установлена цифра уже сдвинутого на один разряд вправо кода (для обеспечения этого в случае необходимости на линиях, соединяющих выходы элементов И 11 и 12 с входами младшего разряда 7 должны быть поставлены соответствующие элементы задержки). Таким образом, если в младшем разряде 7 еще не сдвинутого кода находится незначащая цифра, то млад— шая цифра сдвинутого на один разряд вправо кода не изменяется, так как на входах младшего разряда 7 действуют сигналы "0", 0". В случае, если за разрядную сетку регистра 1 выдвигается значащая цифра, то на выходах элементов И 11 и 12 в зависимости от того, положительный или отрицательный зрак имеет денормализуемое число, действуют комбинации сигналов вающие в младшем разряде 7 сдвинутого на один рязряд вправо кода знача— щую цифру: l в первом случае и

"0" — во втором. Таким образом, пос— ле первого выхода за разрядную сетку регистра 1 значащей цифры в младшем разряде 7 этого регистра при всех последующих сдвигах кода вплоть до момента окончания денормализации будет находиться значащая цифра. Этим обеспечивается указанная выше коррекция денормализованного числа.

3 1339

Далее происходит нормализация результата сложения или вычитания. Мантисса и знак результата находятся соответственно в регистре 2 и тригге5 ре 4.

Если результат требуется нормализовать вправо, то на вход управления сдвигом вправо регистра 2 по входу

6 поступает сигнал "1", в результате чего происходит сдвиг кода, находящегося в регистре 2, на один разряд вправо. При этом выдвинутый за пределы регистра младший разряд пропадает.

До сдвига кода сигнал с выхода младшего разряда 8 регистра 2 поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, на другом входе которого действует сигнал с выхода триггера 4 знака результата. В результата на выходе эле- 2О мента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 действует сигнал "1", если в младшем разряде

8 регистра 2 находится значащая цифра, и 0" в противном случае. Этот сигнал поступает на первые входы эле- 25 ментов И 13 и 14, на третьих входах которых действует сигнал "I поступающий по входу 6. В зависимости от того, значащая или незначащая цифра находится в младшем разряде 8 ре- 30 гистра 2, элементы И 13 и 14 оказываются открытыми или закрытыми для прохождения сигналов с прямого и инверсного соответственно выходов триггера 4 на соответственно нулевой .и единичный входы младшего разряда 8.

Причем к моменту прихода указанных сигналов на входы младшего разряда

8 в этом разряде установлена цифра уже сдвинутого на один разряд впра- 40 во кода (для обеспечения этого в случае необходимости на линиях, соединяющих выходы элементов И 13 и.14 с входами мпадшего разряда 8, должны быть поставлены соответствующие эле- 45 менты задержки). Таким образом, если в младшем разряде 8 еще несдвинутого кода находится незначащая цифра, то младшая цифра сдвинутого на один разряд вправо кода не изменяется, 5р так как на входах младшего разряда 8 действуют сигналы "0" "0". В случае, если за разрядную сетку регистра 2 выдвигается значащая цифра, то на выходах элементов И 13 и 14 в зависи- 55 мости от того, положительный или отрицательный знак имеет результат, действуют комбинации сигналов "0", "1", либо "1", "0", устанавливающие

549

4 в мпадшем разряде 8 нормализованного вправо результата значащую цифру .

"1" в первом случае и "0" — во вто-, ром. Таким образом, после нормализации результата вправо в регистре 2 находится откорректированный указанным выше способом двоичный код мантиссы результата.

Коррекция денормализованного слагаемого и результата, осуществляемая устройством, приводит к тому, что погрешность округления может иметь различные знаки независимо от знаков слагаемых и выполняемой операции. Действительно, пусть, например, величины слагаемых таковы, что нормализации вправо результата не производится. В этом случае погрешность округления складывается из погрешности денормализации, связанной с отбрасыванием выдвинутых за разрядную сетку сдвигакнцего регистра битов денормализованного числа, и погрешности, связанной с засылкой значащей цифры в младший разряд денормализованного числа. Так как появление значащей или незначащей цифры в младшем разряде денормализованного числа равновероятно, то засылка в этот разряд значащей цифры дает в половине случаев погрешность, отличную от нуля, которая по абсолютной величине больше погрешности денормализации и имеет

1 противоположный ей знак. Таким образом, в половине случаев погрешность округления положительна, а в половине случаев — отрицательна.

Математическое ожидание ошибки округления, возникающей при работе предлагаемого устройства, строго равно нулю.

Формула изобретения

Устройство для округления суммы и разности двоичнокодированных чисел с плавающей запятой, содержащее регистр операнда и регистр результата, два триггера знака, причем входы управления сдвигом регистра операнда и регистра результата соединены с входом управления денормализацией и входом управления нормализацией вправо устройства соответственно, о т— л и ч а ю щ е е с я тем, что, с целью повьппения точности вычислений, оно содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и четыре элемента И, причем

5 1339549 б

Составитель О.Березикова

Техред 1. Хо. аяпч Корректор Н.Король

Редактор Е . Папп

Заказ 4222/ЗО

Тираж 672 Подписное

БПИИПИ Государственного комитета СССР по делам изобретений и открытий

119035, Москва, 3-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 выход младшего разряда регистра операндй соединен с первым входом первого элемента ИСКЛ10ЧА!ОЩЕЕ ИЛИ, выход которого соединен с первыми входами

5 первого и второго элементов И, выходы которых соединены с нулевым и единичным входами младшего разряда регистра операнда, вторые входы первого элемента ИСКЛ10ЧА!ОЩЕЕ ИЛИ и перво—

ro элемента И соединены с прямым выходом первого триггера знака, инверс— ный выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с третьим вхо — 15 дом первого элемента И и входом управления денормализацией устройства, вход управления нормализацией вправ которого соединен с первыми входами третьего и четвертого элементов И, выходы которых соединены с нулевым и единичным входами младшего разряда регистра результата, выход младшего разряда которого соединен с первым входом второго элемента ИСКЛ10ЧА10ЩЕЕ

И11И, выход которого соединен с вторыми входами третьего и четвертого элементов И, третьи входы которых соединены с прямым и инверсным выходами второго триггера знака соответственно, прямой выход которого соединен с вторым входом второго элемента ИСКЛОЧА10ЩЕЕ ИЛИ.