Устройство для суммирования избыточных кодов

 

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных цифровых систем контроля, регистрации и .управления.Цель изобретения - увеличение быстродействия и упрощение устройства. Устройство для суммирования избыточных кодов содержит блок формирования промежуточного результата, блок нормализации , блок формирования окончательного результата. 3 ил. сл с: 00 4 О5 СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН, iSU 1341632

А1 (ю 4 С 06 F 7/ф9

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

fl0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4037565/24-24 (22) 07.02.86 (46) 30.09.87. Бюл. - 36 (71) Производственное объединениепо организации технической эксплуатации энерго-механического оборудования магистральных газопроводов (72) Н.А.Збродов, Ю.А.Саторин, В.Г.Сидоренко, В.Л.Христензен и 3.Н.Швецова (53) 681.325.5(088.8) (56) Соловьев Г.Н. Арифметические устройства ЭВМ. М.: Энергия, 1978, с. 102-104.

Авторское свидетельство СССР

¹ 824200, кл. С 06 F 7/49, 1979. (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ

ИЗБЫТОЧНЫХ КОДОВ (57) Изобретение относится к вычислительной. технике и может быть использовано при построении специализированных цифровых систем контроля, регистрации и .управления. Цель изобретения — увеличение быстродействия и упрощение устройства. Устройство для суммирования избыточных кодов содержит блок формирования промежуточного результата, блок нормализации, блок формирования окончательного результата. 3 ил.

1341632 при k=1 гь;„

+ h„< принс=г (1) h)< при следующих начальных условиях где h значение веса двоичного разряда; номер группы, каждая из которых состоит из двух

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных цифровых систем контроля, регистрации и управления.

Цель изобретения — увеличение быстродействия и упрощение устройства.

На фиг. 1 изображена функциональная схема устройства для суммирования избыточных кодов;на фиг, 2— принципиальная схема блока формирования промежуточного результата для четырех разрядов (и = 4); на фиг. 3— принципиальная схема блока формирования окончательного результата для четырех разрядов.

Устройство для суммирования избыточных кодов (фиг. 1) содержит входы

1-1-1-п первого операнда устройства, выходы 1.-1 -1-и промежуточной

1<

2( формирования промежуточйого результата, блок 4 формирования окончательного результата, блок 5 нормализации„ 3Q выходы 6 результата.

Блок формирования промежуточного результата (фиг.2) содержит в каждом разряде элементИЛИ 7 элемент ИЛИ 8,элемент И 9,элемент 10 ЗАПРЕТ,в каждом не35 четном разряде — элемент 2И-ИЛИ 11.

Блок формирования окончательного результата (фиг. 3) содержит в каждом четном разряде элемент И 12, элемент ЗАПРЕТ 13,в каждом нечетном 40 разряде, кроме первого, — элемент

ИЛИ 14.

Сущность изобретения состоит в следующем. . Пусть веса двоичных разрядов связаны между собой следующим рекуррентным уравнением:

Б аппп

6П = 0 ° оБр

При этом j 1-разряды в регистре для хранения обратного переноса всегда содержат нули.С учетом этих факторов в блоке 3 формирования промежуточного результата производится формирование частичной суммы и переноса в соответствии с логическими выражениями

Б;, = ((а„< + Ь,, ) A (а„, Ь °,)Jv

< (а < b, );

S;,< = j(a; + Ъ q ) h (а,, ° Ь„ ))

П а = (j Ь,, ) ((а,, + bja ) (2)

Работу устройства рассмотрим на примере сложения чисел А = В = 5

О1 01.

r = 2 разрядов (1=0,1,2, 9 номер разряда в группе (k = 1,2).

Тогда значения h, k будут равны

1 2 м 4 6 н 12 18 36 54 м 108 162 м

+... . Данные системы счисления обла. — . дают значительными преимуществами по сравнению с фибоначчиевыми и обобщенными r,р-системами счисления.

Такие системы счисления позволяют прежде всего строить более экономичные и более быстродействующие суммирующие устройства.При этом помехоустойчивость j,k,r-кодов сравнима с помехоустойчивостью кодов фибоначчи, а диапазон представления чисел в

j,k,r-кодах не ниже,. чем в обобщенных

r,р-кодах.Выполнение арифметических операций в j,k,r-кодах значительно проще,чем в известных кодах с естественной избыточностью.Это обусловлено тем,что формирование как прямых,так и обратных переносов носит локальный характер.

Формирование частичной суммы S прямого переноса П„„ и обратного переноса П „ в m-м частичном цикле производить в соответствии с формулой (1) .

Исключено формирование цепочки переноса более чем в пределах двух смежных групп для любых а <, и Ъ„« и образование в промежуточном. цикле трех единиц слагаемых,т.е. всегда

1341632

На входы 1- 1,2-1, 1-3, 2-3 блока

3 поступают единичные сигналы (фиг.2) в результате чего возбуждаются выходы элементов И 9 соответствующих разрядов, которые чеоеэ время Т запрещают прохождение единичного сигнала с выходов элементов ИЛИ 8 соответствующих разрядов через элементы

10 ЗАПРЕТ соответствующих разрядов на входы элементов ИЛИ 7 соответству- 10

I ющих разрядов. На выходах 1 — 1 и

1-3 будут нулевые сигналы, что действительно соответствует S 1, S = 0 при подстановке а,, Ь,, =

= 0 и a, Ь, = 0 в уравнение (2) для S>,z . Так как на входах 1-2, 2-2, 1-4, 2-4 блока 3 присутствуют нулевые сигналы, то элементы И 9 соответствующих разрядов, элементы ИЛИ

8 соответствующих разрядов и элемен- 20 ты 10 ЗАПРЕТ третьего и четвертого разрядов не срабатывают. На входе элемента ИЛИ 7 второго разряда устанавливается единичный сигнал, так как на первом и третьем входах присутствуют единичные сигналы. Элемент

ИЛИ 7 четвертого разряда срабатывает только по первому входу (так, как в данном случае п=4), В результа-f те на выходах блока 3 1-2 и 1-4 будут единичные сигналы, что действительно соответствует S, = Б =1 при подстановке а,, b«z = 1 и а, Ь, = 1 в уравнение (2) для S

Единичными сигналами с выходов .. 35 элементов И 9 первого и третьего разрядов срабатывает один из входных элементов И элемента 2И-ИЛИ ti первого разряда. Так как на третий вход элемента ИЛИ 7 четвертого разряда по- 40 дается нулевой сигнал (n=4) и на входе элемента ИЛИ 8 четвертого разряда будет нулевой сигнал,то на выходе элемента 2И-ИЛИ 11 второго разряда будет также нулевой сигнал.Это соответствует значению П ь = 1 и П =0 при подстановке а <,, b „,< = 1 и а,, Ъ,, = 1 в (2) для П, .

В результате на выходах 1-4-1-1 блока 3 будет соответственно устаf ( новлен код S g = 10 10 а на выходах 2-2 и 2-1 — код П =01.Код (1 ч

S = 10 10 для j,k,r-кодов представлен в основной форме. Поэтому

ff (( на выходах 1-4 -1-1 блока 5 норма- 55 ( лизации установлен код $ „ = 10 10.

Так как на шинах 2-1 и 1-2 присутствуют единичные сигналы,то единичным сигналом с выхода элемента

И 12 первого разряда через время запрещается прохождение единичного сигнала на выходе элемента ЗАПРЕТ первого разряда, а на выходе элемента ИЛИ 14 первого разряда устанавливается единица в третьем разряде результата.

Нулевым сигналом с выхода элеменI та И 12 второго разряда (на шине 2-2 становлен нулевой сигнал) разрешается прохожпение единичного сигнала с

/! входа 1-4 блока 3 через элемент 13

ЗАПРЕТ второго разряда на выход устройства, соответствующий четвертому разряду результата. В результате на выходе устройства будет установ( лен код 11 00, что соответствует

А+В = 101 = 11 00.

Формула и з обре т е н и я

Устройство для суммирования избыточных кодов, содержащее блок формирования промежуточного результата блок нормализации, о т л и ч а ю— щ е е с я тем,что,с целью увеличения быстродействия и упрощения устройства, введен блок формирования окончательного результата, первая и вторая группы входов блока формирования промежуточного результата соединены соответственно с входами первого и второго операндов устройства,выходы промежуточной суммы блока формирования промежуточного результата соединены соответственно с входами блока нормализации, выходы которого соединены соответственно с входами первой группы блока формирования окончательного результата 1 выходы которого соединены соответственно с выходами результата устройства, входы второй группы блока формирования окончательного результата соединены соответственно с выходами промежуточного переноса блока формирования промежуточного результата, блок формирования промежуточного результата в каждом разряде содержит элемент И первой и второй элементы

ИЛИ, элемент ЗАПРЕТ и в каждом нечетном разряде элемент 2И-ИЛИ,первые входы элемента И и первого элемента

ИЛИ данного разряда блока формирования промежуточного результата соединены с соответствующим входом первой группы блока формирования промежуточного результата, вторые входы

1341632

5 первого элемента И и первого элемта ИЛИ данного разряда блока формирования промежуточного результата соединены с соответствующим входом второй группы блока формирования промежуточного результата, выход первого элемента ИЛИ нечетного разряда блока формирования промежуточного результата соединен с прямым входом элемента ЗАПРЕТ того же нечетного 10 разряда блока формирования промежуточного результата, инверсный вход которого соединен с выходом элемента И данного разряда блока формирования промежуточного результата,с 15 первым и вторым входами элемента

2И-ИЛИ данного разряда блока формирования промежуточного результата и первым входом второго элемента

ИЛИ следующего четного разряда бло- 20 ка формирования промежуточного результата,выход первого элемента ИДИ данного четного разряда блока формирования промежуточного результата соединен с прямым входом элемента

ЗАПРЕТ данного разряда и третьим входом элемента 2И-ИЛИ предыдущего нечетного разряда блока формирова-. ния промежуточного результата,выход элемента И четного разряда бло- 30 ка формирования промежуточного результата соединен с инверсным входом элемента ЗАПРЕТ данного разряда блока формирования промежуточного результата и первым входом второго элемента ИЛИ следующего нечетного разряда блока формирования промежуточного результата, выход элемента ЗАПРЕТ данного разряда блока формирования промежуточного результата соединен 40 с вторым входом второго элемента ИЛИ данного разряда блока формирования промежуточного результата, выход элемента И нечетного разряда блока формирования промежуточного результата 45 соединен с третьим входом второго элемента ИЛИ предыдущего четного разряда блока формирования промежуточного результаТа и четвертым входом элемента 2И-ИЛИ предыдущего нечетного 50 разряда блока формирояания промежуточ-ного результата, выходы вторых элементов ИЛИ блока формирования промежуточного результата соединены с выходами соответствующих разрядов промежуточной суммы блока формирования промежуточного результата, выходы элементов

2И-ИЛИ блока формирования промежуточного результата соединены с выходами соответствующих разрядов промежуточного переноса блока формирования промежуточного результата, блок формирования окончательного результата содержит в каждом четном разряде элемент И, элемент ЗАПРЕТ, в каждом нечетном разряде, кроме первого элемент ИЛИ, вход первого разряда второй группы блока формирования окончательного результата соединены с выходом первого разряда блока формирования окончательного результата, первые входы элементов И четного разряда блока формирования окончательного результата соединены с входами соответствующих разрядов первой группы блока формирования окончательного результата, вторые входы элементов И и прямые входы элементов ЗАПРЕТ четных разрядов блока формирования окончательного результата соединены с входами соответствующих четных.разрядов первой группы блока формирования окончательного результата,первые входы элементов ИЛИ нечетных разрядов блока формирования окончательного результата соединены с входами соответствующих разрядов,кроме того, первой группы блока формирования окончательного результата, выход элемента И данного четного разряда блока формирования окончательного результата соединен с инверсным входом элемента ЗАПРЕТ данного четного разряда блока формирования окончательного результата и вторым входом элемента ИЛИ следующего нечетного разряда блока формирования окончательного результата,выход которого соединен с выходом соответствующего нечетного разряда блока формирования окончательного результата,выходы элементов ЗАПРЕТ данного четного разряда блока формирования окончательного результата соединены с выходами соответствующего четного разряда блока фор-— мирования окончательного результата.

1341632

2-и

1-I7

1-9

1-З

1" гФие. Р

1341632

1-9"

+о ряд

И"

3-и ряд

8=0 p!F0

f-u фРд

Составитель М.Есенина

Техред М.Дидык

Редактор Е.Копча

Корректор С.Черни

Заказ, 4437/52 Тираж 672

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфичес.кое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для суммирования избыточных кодов Устройство для суммирования избыточных кодов Устройство для суммирования избыточных кодов Устройство для суммирования избыточных кодов Устройство для суммирования избыточных кодов Устройство для суммирования избыточных кодов 

 

Похожие патенты:

Изобретение относится к вычис гительной технике и может быть использовано в процессорах ЦВМ с повьшенной достоверностью обработки данных

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть испольт зовано при построении помехоустойчи ,вых специализированных цифровых систем контроля и регистрации технологических параметров

Изобретение относится к области вычислительной техники, может быть использовано в последовательных арифметических устройствах, работающих в избыточной системе счисления, и позволяет сократить оборудование

Изобретение относится к области вычислительной техники и может быть использовано при построении помехоустойчивых специализированных цифровых систем контроля и регистрации технологических параметров

Изобретение относится к области вычислительной техники и предназначено для выполнения операции деления над полем комплексных чисел

Изобретение относится к вычислительной технике и передаче данных и может быть использовано для параллельного суммирования многоразрядных двоичных чисел

Изобретение относится к вычислительной технике и может быть использовано для параллельного суммирова- .ния многоразрядных двоичных чисел

Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки сигналов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов

Изобретение относится к вычислительной технике, а именно к цифровой обработке сигналов и данных и решению задач математической физики, и может найти применение в конвейерных потоковых машинах и многопроцессорных вычислительных машинах
Наверх