Устройство для контроля электрического монтажа

 

Изобретение относится к области автоматического контроля и может быть использовано для проверки электрического монтажа электронной аппаратуры . Целью изобретения является повышение быстродействия устройства и достоверности контроля. Цель достигается тем, что в устройство, соS3

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

ÄÄSUÄÄ 1345212 (51)4 G 06 F 15/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТБЕННЫЙ КОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3920107/24-24 (22) 28.06.85 (46) 15. 10. 87. Бюл. ¹ 38 (72) А.И. Бабаев, А.Д. Бакакин, В.А.Толчинский и В.В.Митрофанов (53) 621,317,791(088,8) (56) Авторское свидетельство СССР

N 559244, кл. С 06 F 15/46, 1975.

Авторское свидетельство СССР № 703787, кл, С 06 F 15/46, 1977. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗЛЕКТРИЧЕСКОГО МОНТАЖА (57) Изобретение относится к области автоматического контроля и может быть использовано для проверки электрического монтажа электронной аппаратуры. Целью изобретения является повышение быстродействия устройства и достоверности контроля. Цель достигается тем, что в устройство, содержащее коммутлт(>ры I и 2",, бл;.к 3 регистрации ошибок, блок 4 c! "I(.")y.iif— рук)щих воз;ействий. и )м»р(" T». =блок 7 эталонных сигнл-t»H, твл злс— мента ИЛИ 15 и 16 и г»рвый блок б сравнения, дешифратор 10 и 9, ":)ск

1 1 дешифрации (3H;(он нр опер к-.:,. бл О".14 амяти блок 17 задания л»жимот: управления, генератор 18 такта>)ых импуль" ов, таймер 19,:3»p(3} и втор» ; блоки 13 и 14 фсрмлро; — )анин у(p2(тяК>))(ИХ С>(ГНЯЛОВ, ВВ»ÄÅНЬ) тРЕ-.Ий,г;ЕШИ— фратор 20, многоко-)тах тный .Оед)тнт— тель 22, два блока 24: 27 5)лемснтов И, второй и третий блс;ки 25 и

35 сравнения, первый и втоэой рс г.-(Гт ры 2б и 36, элемент задерж-.-. 28 гд;)л (> г(гк(1 . 9 H I K l:i i l(l . (l i t- . )i) "Л (я—

Тl ., ДОНО."(НИ 1 5 Jl f lil f)f f) Г I (i (НI(К !(ИТЛ}H! Я б.т(ч< 12 .:.1»м(f T((3 f>л -3 Я.3K!i > >т!Ок

)гтг"М(Н". С)т И вЂ” н(г.:III, Г !(т )ИК 3 > тр»г гг)> ) г) с н)Р НТ r)JII1; Я и p» Тий (>JI ОК 3 I>(>p ми;.) О Р<в )! и я 1>и > : ": .>1 к )яих Г и г на:1 oi3 °

Рт)ед»}(и» п»р(чис",Г ных блс>кгв позво-ti IЛО ПО!3ЫГИТ) 13!i(т !. Од»ИГ тпи» Устрой НЛ ->> "tt» Т С> !: Ч ГО K Ol(TP OJ(b ПОЦ . с:}(!»Hi.;H >T»>f; )(:óff(åoòâ5iÿåòñÿ авто.;.ТИЧЕСКИ ПРИ ЕС! ПOJIKJ(: гЧЕНИИ бЕЗ

НЧЯ(Тня >г О Р>1 ilp pЛМ )Ы 2 ТяКЖЕ

П, B ЫГ l i Т ."".,г, О С: В Е I> H г- Г Т (i p а б О Т Ы y С Т;.; йствл и ког.-. роли>:у("мого Объекта.

1((н.-p )Kь дос ит лется зл счет органи-3 11)гн З ЛМКI)УТ п;-О КСНТУРЯ П KOHТ1)ОЛИ

"Г РМС>й iiл(lli. 1 3, П г ф .Пг),, Я ИЛ, Изобретение относится к лвтомл-.:!КЕ И Вы>(Иге„(И (»JT тгво() ) Е )(((1! К .. >: t ) 3:,(: ) быть ис)попьзовано д.)я:. );)F,Г >(<и >л»ктрического мс>нт лжл.

ЦC гl Ii !1 зоб ">C Тс }(HS: — tf O >) t) ll (il H" б}! строд»Й(. T(3 (я устро((»T}32 I:,;1(>от()3»!) ности к()нтт)Оля, Иа фиг . 1 из Об1)ЯЖ(- нЯ б 10 1; —:. хема устройства на фиг,2-8 — ф>,(!к п::н:а. ь ные схемы блока коммут,-:ции» ;i»K2 памяти, первого, второ..о и тре"b»го блоков формирования упр )нпяк>ших сигналов, таймер() и зторог:. ком:,-:.— тора.

УСтРОйетВО (фИГ„! ) С О):,Ег>)хнт КОМмутатор 1, который состоит из !) .с)к;>и

2 коммутации, блок 3;>(-; истрлции ошибок, блок 1 стимулирун>щик.:3озifей— ствий, измеритель 5, бл ок,, Г >«вне-ния, блок 7 xp2«»((HF) э лло:i!.Ых, иг-. нало 3> устройс тво Я угп-,лвлс кия., ко-торое состоит из второ) о 9 1 и»;>но-. го 10 дешифрлторов> (>Jf кл 1 форми-ровлния видов проверки, i)JI н л "i 2 мяти, первого, 3 и Ii Tc)j.: ого 14 блnК О В (1) О р т И )) О т) (3 11И Я у IT p 2 (3 J: я ((» If 51 х: Г 1 . Н л

ЛОВ, ПЕРВОГО " 5 И ВтОр: Г О г Г Э)П МГ >,тов ИЛИ, блока 1, задания реж)(м: t работы, генератора 18 тактовых импе>)тьсo(3 и таймера 19 . ретий це> )f(I р л т о р ? 0 .:> т О) > о и б -I o K . . 1 к и нг- . » ( кoммутлпиоцгlьв. У,(с(22, 1>таpoé кoib мутлтор 23, Ii(рi)1>т(: I pvi;Hó 2- :3J.»ì»H—

IIi, втгро, блок ?5 сравнения, п: рвый j)P." Ifñ T;: 26, вторую группу

?,г зт)е) !(нт ов И > э.пс мен ", 28 задержки, перв(>)й 6J:Ок 29 клк«(ей, блок 30, "ii5tTlI>,;Iоf(ot;ни Г(лl >!!ifÉ ИГточник 3 .:! "Я ни>т . Осн,:нноl . i (. Toчник питания фиг. i!e ггкл.)я) ) „. б;)ок 32 элемс и "o H поте н).па.! ьно го согласования, г уппу 3 f зл»ментов И- IJM счетчик

3-, трстиlf блок 35 сравнения, втор; и ре.-H»To 36. третий блок 37 фор;-.;: р О в ли ия уп() к! вл 5(нз!!) Их (и г} .алов, )5п »мент I III 38, -(инин 39 48 и 49-52 выходов и входоз у() тройства 8.

Блокн(? кс>ммугл!)ии коммутатора 1 (ф тг.2) -.Одержа:" узел 53 реле, ре-))с тр 54, пепиф")2торы 55 и 56 > выход

57 и ин >Ормяllciон:)ый 58, .адресный

59 и ко: )андн:г(г: 60> вхс)ды г f, 1 2 —.) .-!)(я > )-! " c To 3 да нных (IH(.3) с От(»ржи-(память б1 > узел б2 н:-.Ода, . четчик . ) > злемент ИЛИ 64, пвходь: 65 — 67 I HKoö 68 разрешения.

)Бг. Ок 1 3 ф 1 .!ИР О)3 it ° i> УпР2 в Is(lot(I)3x

Г: Гi. 3 )Гг - (ф)!! -, ГО 1»1)ЖИТ ЭЛЕМЕНТЫ, 9-7?, -р;! г-,; —,>i 73 — 75, формирован; )(ь 76 и".г!и .: ..;. E)l fKo(1bl 7 7 и 78, 79 (тус. T<.. и (((i(TîHbf}(вход Т1-Т4, Б>)1 ох i 4 фо,. Ii "От)а ния ущ)авттяющих

Г:г илло:3 сфи г. Оi Го,,ерхсит згементы

Ii 8 .:)-Й з .»менты И". 36 и 87,. зле-!

>. . ЯЯ, ) ",,иг»р 89-93, формиро((г.»у fi,,(, 3)1(МЕ г(>. С) 5

3 13452 держки, установочный, первый, пятый, второй, четвертый и третий выходы.

96-101 и третий, первый, четвертый, второй пятый и шестой входы 102

У

107 (тактовый вход 102, входы 103

107 сигналов вида проверки, времени, пуска конца измерения и результата измерения) .

Блок 37 формирования управляющих 10 сигналов (фиг . 6) содержит элементы

И 108- 113, элементы ИЛИ 114 и 115, триггеры 116-120, элементы НЕ 121 и

122, шестой, восьмой, третий, седьмой, второй, четвертый, первый и 15 пятый выходы 123-130, входы 131 — 135, Таймер 19 (фиг. 7) содержит триггеры 136 и 137, элементы И 138-140, счетчик 141-, выход 142, тактовый вход

143 и вход 144 пуска. 20

Коммутатор 23 (фиг,8) содержит регистр 145, реле 146, выход 147 и информационный и адресный входы 148 и 149.

Многоконтактный соединитель 22 выполнен на герконах, размещенных в каркасе оцной электромагнитной катушки. Количество герконов равно количеству входных цепей устройства и количеству электронных ключей в 30 блоке 21. Дополнительный источник 31 питания гальванически развязан от основного источника питания устройства.

На функциональной схеме устройства и функциональных схемах входящих в устройство блоков цепи основного источника питания, цепи установки нулевого состояния не показаны.

В качестве блока 3 регистрации 40 ошибок применено, например, малогабаритное печатающее устройство МПУ-16-3, которое имеет информационный вход и вход для еигнала синхронизации, Синхронизация между блоками при 45 работе устройства достигается тактовыми импульсами, которые формирует генератор 18 тактовых импульсов. Тактовая сетка четырехтактная Т1-T4.

Тактовые импульсы смещены во времени 50 друг относительно друга на длительность одного тактового импульса. Фронт спада импульса не перекрывается фронтом включения соседнего тактового импульса. 55

Блок 11 дешифрации вида проверки выполнен, например, на регистре, к выходу которого подключен дешифратор.

Каждый выход дешифратора является

12

4 управляющей шиной, к которой подключаются все блоки и узлы устройства, участвующие в работе заданного вида проверки.

В качестве измерителя 16 применен, например, прибор Ф283,который имеет ручное и дистанционное управление с цифровым выходом результата измерения.

В качестве блока 18 стимулирующих воздействий применен, например, прибор Б5-50, программно управляемый источник напряжения, тока.

Контролируемый блок подключается к входу устройства.

Устройство работает следующим образом.

Перед началом проверки контролируемого объекта в блок 61 памяти вводится контрольная информация, которая объединяет в себе вид проверки, адрес коммутируемой цепи и команду для пуска измерителя °

Видом проверки, например, может быть измерение уровней напряжений, сопротивления изоляции разобщенных или замкнутых цепей и так далее. В адресную информацию входит код адреса точки и код, из которого формируется команда подключения или отключения цепи.

На выходе 65 блока 12 формируется код адреса подключения контролируемой точки или код вида проверки, который вводится в регистр блока формирования видов проверки. На выходе 66 формируется код признака информации, на выходе 67 — код команды подключения (отключения) точки в коммутаторе 1 по заданному адресу ° Код этой команды одновременно записывается в блок 30 сигналом с выхода 124 блока 37, Адрес ячейки, в которую производится запись кода, соответствует адресу контролируемой цепи .

Пуск устройства осуществляется от пускового импульса с выхода блока

17, который через элемент ИЛИ 15 включает блок 13. Сигналы с выхода последнего производят считывание информации из памяти блока 12 и стро" бируют дешифратор 10 для формирования команды, на первом выходе которого формируется сигнал управления видом проверки, на втором — пуском измерителя через блок 14, на третьем — сигнал управления адресной

5 г командой. Формирование управляюших сигналов осуществляется от импульсов, которые вырабатывает генератор 18. !

Проверка начинается подготовкой устройства к заданному виду проверки. Код вида проверки после деншфрации в блоке 11 выбирает шилу, сигнал на которой управляет соответствующими элементами в группе 24 элементов И, которые через коммутатор 23 подключают блок 4. Блок 7

По виду проверки формирует код, с которым сравнивается код результата измерения, полученный на выходе измерителя 5. Сравнение производится блоком 6 сравнения. Настройка из,мерителя 5 на соответствующее измерение производится сигналом вида проверки, После подключения (отключения) точки коммутатором 1 по линии 42 в блок 37 поступает импульс, который осуществляет начало контроля комму- ?5 тации цепей. Количество контролируемых цепей устанавливается в регистре 36 с блока 17. Адреса контролируемых точек задаются счетчиком 34 в естественном порядке. При достиже- 30 нии последнего адреса блок 35 формирует сигнал, который поступает на вход блока 37 ° При этом на его выхо де формируется сигнал, который по линии 49 и через элемент ИЛИ 15

Зб включает блок 13 и осуществляет выбор кода следующей команды, которая хранится в блоке 12.

Контроль коммутируемого поля достигается последовательным обегани- 4р ем точек коммутатора 1 при помощи блока 21 ключей, управляемых дешифратором 20.

Выход блока 21 ключей подключен к входу устройства через коммутацион- 46 ный узел 22, включение которого производится непосредственно перед операцией контроля сигналом с выхода

130 блока 37. Этим же сигналом включается блок 29 ключей.

Контроль подключения цепи достигается за счет прохождения сигнала источника 31 питания через замкнутую цепь: блок 29 ключей, блок 21, узел

22, объект, контакт коммутатора 1 блок 29, бл ок 32.

С выхода блока 32 сигнал поступа— ет на входы элементов И группы

27, первые входы которых стробирова212 ны задержанным сигналом опроса с выхода 126 блока 37, На выходе группы 27 формируется код в зависимости от состояния контактов коммутатора 1. Этот код устанавливается в регистре 26 и сравнивается блоком 25 сравнения с кодом, записанным в блоке 30 памяти.

Равенство кодов говорит о правильном состоянии контактов контролируемой цепи. Сигнал с выхода блока 25 сравнения поступает на вход 134 блока 37.

Сигнал равенства включает следующий цикл контроля: осуществляется посылка счетного импульса на вход счетчика 34 с выхода 124; выход 125 управляет адресными шинами через блок

33 элементов И-ИЛИ; выход 130 включает блок 29 ключей и коммутаторный узел 22; на выходе l26 формируется сигнал опроса цепи; на выходе 124 сигнал обращения к блоку 30 памяти, Сигнал неравенства является сигналом сбоя в коммутаторе 1. При достижении последней точки контролируемого поля блок 35 сравнения вырабатывает сигнал, который поступает на вход 135 блока 37. Контроль подключения заканчивается. Происходит обращение .к программе блока 12 и поступает команда "Измерить". Результат измерения сравнивается блоком 6 сравнения, с выхода которого сигнал поступает на вход 106 блока 14, на выходе 99 которого появляется импульс, который через элемент ИЛИ 15 вклю- чает обращение к блоку 12. Если результат измерения формирует сигнал

"Не норма", то на выходе 101 блока

14 появляется сигнал, по которому через элемент ИЛИ 38 s блоке 3 регистрации ошибок записывается адрес неисправной контролируемой цепи, после чего проверка продолжается.

В процессе отработки указанного алгоритма блоки устройства работают следующим образом.

Формирование управляющих сигналов в блоке 13 (фиг.4) осуществляется на основе тактовых импульсов Т1-T4, которые поступают с выхода генератора

13 тактовых импульсов на тактовый вход. Элемент И 69, триггер 73 и формирователь 76 служат для синхронизации пуска и формирования управляющих импульсов. На выходе элемента

И 70 по такту Т1 формируется счет13452

30 ный импульс. На выходе элемента

И 71 по такту Т2 формируется импульс обращения к памяти. На выходе элемента И 72 формируется по такту ТЗ сиг5 нал стробирования дешифратора 10.

Триггеры 74 и 75 служат для управления однократным прохождением импульсов по Т1-Т3 при поступлении сигна-. ла "Пуск", Формирователь 76 импульсов формирует импульс малой длительности, Синхронизация в работе блока 14 обеспечивается тактовыми импульсами, которые поступают на вход 102 (фиг.5). 15

Сигнал признака вида проверки с выхода дешифратора 10 поступает на вход 103 блока 13 и включает триггер 89, который дает разрешение на формирование импульса по такту

Т4 элементом И 80. Этот импульс осуществляет установку в исходное положение — сброс всех ранее включенных элементов предшествующего режима (на фиг.1 эта связь не указана). 25

Выход элемента И 80 соединен с входом элемента ИЛИ 86 и триггером 90, который включается при поступлении импульса выхода элемента ИЛИ 86. Этот сигнал через элемент ИЛИ 16 поступает на вход пуска таймера 14, который формирует задержанный сигнал на время, необходи.мое для отключения электромагнит- . ных элементов коммутаторов 1 и 23.

С выхода элемента И 140 (фиг.7) сигнал поступает на вход 104 блока

14 и далее — на вход элемента И 81, на другом входе которого присутствует разрешающий сигнал с выхода триггера 90. При совпадении этих сигналов элемент И 81 срабатывает и на выходе 98 формируется сигнал.

Этот сигнал осуществляет включение блоков 7 и 24, необходимых для ра- 4> боты устройства в заданном виде проверки. Так как подготовка требует некоторого времени, то этот же сигнал через другой вход элемента ИЛИ

86 вновь включает таймер 19 и триггер 91, при включении которого через формирователь 94 импульсов триггер 90 устанавливается в исходное положение.

По окончании работы таймера 19. сигнал с входа 104 включает элемент

И 82. На выходе элемента ИЛИ 27 появляется сигнал (выход 99), который поступает на вход элемента ИЛИ

12

15 и включает блок 13 для обращения к памяти 61 и смены информации на выходах блока 12.

Если информация на выходе 67 имеет признак адреса, то дешифратор 10 формирует сигнал на выходе, который поступает на вход 132 блока 37 (фиг.6) и включает триггер 116. Выход 125 триггера 116 управляет элементами И-ИЛИ блока 33, режимом записи-считывания блока 30. При поступлении четвертого такта Т4 на выходе элемента И 108 формируется стробирующий сигнал, который поступает на вход 61 дешифратора 9, триггера 120, элемента 16, Кроме того, этот стро— бирующий сигнал устанавливает в нулевое состояние счетчик 31, включает триггер 10, таймер 19 и формирует сигнал на выходе дешифратора 9, на информационный вход которого поступает код команды включения или отключения реле в блоках 2. Номер реле соответствует коду, установленному на адресных входах коммутатора. Одновременно с операцией подключения цепи производится запись команды, код которой поступает в блок 30 с выхода блока 12, Сигнал записи формирует элемент И 108, подключенный к одному из входов элемента ИЛИ 114 и триггеру 117.

Номер ячейки в блоке 30 памяти соответствует номеру реле в коммутаторах, поскольку они управлялись одним и тем же кодом адреса ° Так как включение реле в коммутаторе требует большего времени по сравнению с работой электронной схемы устройства, то для выполнения операции по коммутации цепей включается таймер 19.

По окончании работы таймера 19 включается режим контроля состояния всего коммутируемого поля; сигнал с его выхода поступает на один из входов элемента И 113, через который триггер 117 включается импульсом Т4 с выхода элемента И 108.

С выхода .элемента И 113 через элемент ИЛИ . 115 сигналом с выхода таймера 19 включается триггер 85. По такту Т4 элемент И 109 формирует сигнал, который отключает триггер

117 и включает триггер 119.

С выхода регистра 26 сформированный код контроля поступает на вход блока 25 сравнения, на другой вход которого поступает код команды "Вклю9 13 чить — Отключить" с выхода блока

37, на один из входов элемента

И 110 и через элемент НЕ 87 — на вход элемента И 111.

Триггеры 116-119 служат для формирования одиночных сигналов на выходах блока 37. Элемент И 110 формирует счетный импульс для счетчика

34, Элемент И 111 формирует сигнал сбоя для стробирования блока 3 ре-гистрации ошибок. Элемент И 112 формирует сигнал конца контроля, Если после сравнения кодов блоком 25 сравнения вырабатывается сигнал равенства, то срабатывает элемент

И 110. Адрес в счетчике 34 увеличи— вается на единицу. При этом через элемент ИЛИ 115 включается триггер

85 и по четвертому такту Т4 формируется сигнал опроса, контролирующий состояние следующей цепи. Повторение циклов контроля продолжается до тех пор, пока с блока 35 сравнения на вход 135 не поступает сигнал равенства, формирующийся при равенстве кодов с выхода счетчика 34 и кода с выхода регистра 36, в который перед началом работы блока. 17 записывается код, определяющий код контролируемых точек в устройстве.

Сигнал равенства дает разрешение на формирование элементом И 112 по второму такту Т2 сигнала "Конец контроля", При этом триггер 120 устанавливается .в нулевое исходное положение, при котором контакты многоконтактного соединителя 22 и блока

29 ключей размыкаются.

Если устройство выполняет команду, которая имеет признак измерения, .то формируется сигнал на выходе

105 дешифратора 10, который включает триггер 93. При совпадении входных единичных сигналов на выходеэлемента И 85 формируется сигнал нПуск измерителя . По этому сигналу измеритель 5 производит измерение уровня сигнала на выходе 57 коммутатора 1.

Результат измерения оценивается в момент появления сигнала на первом выходе измерителя. — конец измерения.

Код измеренного уровня сигнала сравнивается в блоке 6 с эталонным кодом, поступающим из блока 7, Результат сравнения кодов измеряемого сигнала с эталонным и сигнал "Конец измере45212 10 ния" поступают на, †1 блока 14.

При равенстве кодов сигнал сравнения равен единице, включает элемент

И 83 и устанавливает в, исходное положение задержанным сигналом с выхода элемента ИЛИ 87 через элемент 95 задержки триггер 92. При неравенстве кодов элемент HE 88 включает элемент

И 84; сигнал с его выхода включает блок 3 регистрации ошибок.

r>

10 формулаизобретения

1. Устройство для контроля электрического монтажа, содержащее первый коммутатор, блок регистрации ошибок, блок стимулирующих воздействий, измеритель напряжения, первый блок сравнения, блок эталонных сигналов, основной блок питания, первый и второй дешифраторы, блок дешифрации видов проверки, блок памяти тестов, первый и второй формирователи управляющих сигналов, первый и второй элементы ИЛИ, блок задания режимов работы, генератор тактовых импульсов и таймер, причем первый и второй вы 0 ходы блока памяти тестов подключены соответственно к информационным входам блока дешифрации видов проверки и первого дешифратора, синхровход которого соединен с первым выходом первого блока формирования управля35 ющих сигналов, второй выход которого соединен с входом разрешения блока памяти тестов, третий выход блока памяти тестов соединен с информационным входом второго дешифратора, первый выход первого дешифратора соединен с управляющим входом блока дешифрации видов проверки и с входом установки второго блока формирования управляющих сигналов, стробирующий вход которого соединен с вторым выходом первого дешифратора, выход начала работы блока задания- режимов рабоTbI соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом пуска первого блока формирования управляющих сигналов, выход генератора тактовых импульсов соединен с тактовыми входами таймера и первого блока формирования управляющих сигналов, с синхровходом второго блока формирования управляющих сигналов, выход таймера соединен с первым входом логического условия

13452 второго блока формирования управляющих сигналов, первый и второй выходы второго блока формирования управляющих сигналов соединены соответственно с первым входом второго элемента

ИЛИ и вторым входом первого элемента ИЛИ, выход второго элемента ИЛИ соединен с входом пуска таймера, .о тл и ч а ю щ е е с я тем что, с це- 10 лью повышения быстродействия и достоверности контроля, в устройство введены третий дешифратор, два блока ключей, коммутационный узел, первая и вторая группы элементов И, второй коммутатор, второй и третий блоки сравнения, первый и второй регистры, элементы задержки, блок памяти, дополнительный источник питания, блок элементов потенциального согласования, группа элементов И-ИЛИ,счетчик, третий блок формирования управляющих сигналов и третий элемент HJIH причем третий вход первого элемента

ИЛИ соединен с первым выходом тре- 25 тьего блока формирования управляющих сигналов, второй и третий выходы которого соединены соответственно со счетным входом счетчика, с первыми и вторыми входами элементов

И-ИЛИ группы, четвертый выход третьего блока формирования управляющих сигналов соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с третьим выходом второго блока формирования управляю35 щих сигналов, второй и третий входы логического условия которого соединены соответственно с выходом признака конца изменения измерителя напряжения и выходом первого блока сравнения, выход третьего элемента

ИЛИ соединен с входом синхронизации блока регистрации ошибок, пятый выход .третьего блока формирования управляющих сигналов соединен с управляющими входами блока ключей и коммутационного узла, шестой выход — с вторым входом второго элемента ИЛИ и синхровходом второго дешифратора, седьмой выход — с синхровходом третьего дешифратора и входом элемента задержки, восьмой выход — с синхровходом блока памяти тестов, выходы. элементов И-ИЛИ группы соединены с информационными входами блока регистрации ошибок, третьего дешифратора и адресными входами первого коммутатора и блока памяти, управляющий

12 !2 вход первого коммутатора соединен.с выходом второго дешифратора, выход блока дешифрации видов проверки соI единен с информационными входами элементов И первой группы и адресным входом блока хранения эталонных сигналов, третий выход блока памяти тестов соединен с информационным входом блока памяти, выход которого соединен с первым входом второго блока сравнения, второй вход которого соединен с выходом первого регистра, информационные входы которого соединены с выходами элементов И второй группы, первые и вторые входы которых соединены соответственно с выходами элемента задержки и блока элементов потенциального согласования, вход питания которого соединен с первым выходом дополнительного источника питания, второй выход которого соединен с входом питания первого блока ключей, информационный вход блока элементов потенциального согласования соединен с первым выходом первого блока ключей, второй выкод которого соединен с информационным входом второго блока ключей, управляющий вход которого соединен с выходом третьего дешифратора, выход второго блока ключей соединен с информационным входом коммутационного узла, информационный вход первого блока ключей соединен с выходом первого коммутатора и первым информационным входом второго коммутатора, второй информационный вход которого соединен с выходом блока стимулирующих воздействий, адресные входы втоторого коммутатора соединены с выходами элементов И первой группы, выход второго коммутатора соединен с информационным входом измерителя напряжения, синхровход которого соединен с четвертым выходом первого блока формирования управляющих сигналов, выход измерителя напряжения и выход блока эталонных сигналов соединены соответственно с первым и вторым входами первого блока сравнения, управляющие входы блока эталонных сигналов и элементов И первой группы соединены с пятым выходом первого блока формирования управляющих сигналов, третий выход первого дешифратора и выход числа контролируемых точек блока задания режимов работы соединены соответст1345212

5

50 венно с входом установки третьего блока формирования управляющих сигналов и информационным входом второго регистра, выходы генератора тактовых импульсов и таймера соединены соответственно с синхровходом, стробирующим входом третьего блока формирования управляющих сигналов, первый и второй входы логического условия которого соединены соответственно с выходами второго и третьего блоков сравнения, выход счетчика соединен с первым входом третьего блока сравнения и третьими входами элементов И-ИЛИ группы, четвертые входы элементов И-ИЛИ группы соединены с первым выходом блока памяти тестов, второй вход третьего блока сравнения соединен с выходом второго регистра, выходы коммутационного узла и информационные входы первого коммутатора являются входом устройства для подключения к контроль ным точкам контролируемого объекта, 2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что первый блок формирования управляющих сигналов содержит четыре элемента И, три триггера и формирователь импульса, причем вход установки первого триггера соецинен через формирователь импульса с входом пуска блока, а выход — с первым входом первого элемента И, выходом подключенного к входу сброса второго триггера, выход которого соединен с первыми входами второго и третьего элементов И, выходы которых образуют первый выход блока, выход и первый вход четвертого элемента И соединены соответственно с вторым выходом блока и выходом третьего триггера, вход сброса кото— рого соединен с выходом третьего элемента И и входом сброса первого триггера, вторые входы элементов И с первого по четвертый и установочные входы второго и третьего триггеров образуют тактовый вход блока.

3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что второй блок формирования управляющих сигналов содержит пять триггеров, шесть элементов И, два элемента ИЛИ, формирователь импульса, элемент HE и элемент задержки, причем прямой и инверсный выходы первого триггера соединены соответственно с первым и вторым входами первого элемента И, выходы BTopoI о и третьег(1 триггеров подключены соответственно к первым входам второго и третьего элементов

И, вторые входы которых соединены с первым входом логического условия блока, а выходы — соответс.твенно с первыми входами первого и второго элементов ИЛИ, вторые входы которых подключены соответственно к выходам первого и четвертого элементов И, а выходы — соответственно к первому и второму выходам блока, первые входы четвертого и пятого триггеров соединены с выходом четвертого триггера, а вторые входы — с третьим входом логического условия блока, третий вход четвертого элемента И соединен с вторым входом логического условия блока и через элемент HE — с третьим входом пятого элемента И, выходом подключенного к третьему выходу блока и входу разрешения формирователя импульса, информационным входом соединенного с выходом второго элемента ИЛИ, а выходом — с входами сброса третьего и четвертого триггеров, входы установки которых подключены соответственно к выходам второго и шестого элементов И, выход и первый вход которого соединены соответственно с четвертым выходом блока и выходом пятого триггера, входом установки подключенного к стробирующему входу блока, выход третьего триггера соединен через формирователь импульса с входом сброса второго триггера, входом установки под-, ключенного к выходу первого элемента И, вход установки первого триггера является входом установки блока, выход второго элемента И является пятым выходом блока, входы сброса первого и пятого триггеров и второй вход шестого элемента И образуют третий вход блока.

4. Устройство по п.1, о т л и ч а ю щ е е с я тем, что третий блок формирования управляющих сигналов содержит шесть элементов И, пять триггеров, два элемента ИЛИ и два элемента НЕ, причем выходы с первого по пятый элементов И являются соответственно шестым, седьмым., вторым, четвертым и первым выходами блока, выходы с первого по третий триггеров подключены соответственно к первым входам первого, шестого и второго

1345212

59 элементов И, выход четвертого триггера соединен с первыми входами с третьего по пятый элементов И, выход пятого триггера является пятым выхо5 дом блока, а вход сброса пятого триггера соединен с выходом пятоГо элемента И, вторым входом соединенного с вторым входом логического условия блока и через первый элемент HE — 10 с вторыми входами третьего и четвертого элементов И, третьи входы которых, вторые входы первого и второго элементов И и входы сброса первого, третьего и четвертого триггеров, выход первого элемента И соединены с входами установки второго и пятого триггеров, выход второго элемента И соединен с входом сброса второго триггера и входом установки чет- 2о вертого триггера, выходы первого и второго элементов И подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого является восьмым выходом блока, выходы первого и третьего триггеров образуют третий выход блока, а входы установки первого и третьего триггеров соответственно подключены к синхровходу блока и выходу второго элемента ИЛИ, первым входом соединенного с выходом шестого элемента И, второй вход которого является стробирующим входом блока, второй вход второго элемента ИЛИ соединен с выходом третьего элемента

И, четвертый вход которого является первым входом логического условия блока и через второй элемент НЕ соединен с четвертым входом четвертого элемента И.

1345212 ти юг.5 аз

1345212

143

140

Фиг. 7

Составитель В.Вертлиб

Редактор И.Касарда Техред Л.Сердюкова Корректор И.Муска

Заказ 4922/48

Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,4/5

Производственно-полиграфическое предприятие, .г.ужгород, ул.Проектная,4