Шифратор кода нормализации

 

Изобретение относится к вычислительной технике. Его использование в системахобработки информации позволяет повысить быстродействие шифратора и расширить его функциональные возможности за счет формирования признака нуля. Шифратор кода нормализации содержит блок 1 дешифраторов нуля и блок 2 ячеек шифрации. Благодаря введению группы 4 элементов И и преобразователя 3 кода, выполненного на дешифраторе 5 границы нулей и ячейке 6 шифрации, шифратор получается целиком комбинационным . 1 табл., 2 з.п. ф-лы, 6 ил. н- J со 4 СП СО СП 8 фи.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3999384/24-24 (22) 29. 12. 85 (46) 15.10.87. Бюл. Ф 38 (72) В.Н.Заблоцкий, А.А.Самусев, В.Е.Спасский 4» А.В.Яскульдович (53) 681.3(088.8) (56) Авторское свидетельство СССР

В 1140113, кл. G 06 F 7/38, 1983.

Авторское свидетельство СССР

N- 1056181, кл. G 06 F 7/38, 1983. (54) ШИФРАТОР КОДА НОРМАЛИЗА11ИИ (57) Изобретение относится к вычислительной технике. Его использова(51) 4 Н 03 М 7/00 G 06-У- 7- -38--" ние в системах обработки информации позволяет повысить быстродействие шифратора и расширить его функциональные возможности за счет формирования признака нуля. Шифратор кода нормализации содержит блок 1 дешифраторов нуля и блок 2 ячеек шифрации. Благодаря введению группы 4 элементов И и преобразователя

3 кода, выполненного на дешифраторе

5 границы нулей и ячейке 6 шифрации, шифратор получается целиком комбинационным.1 табл., 2 s.ï. ф-лы, 6 ил.

1 1345351 2

Изобретение относится к вычислительной технике и может быть использовано в системах обработки информации. 5

Цель изобретения — повышение быстродействия шифратора и расширение его функциональных возможностей путем формирования признака нуля.

На фиг. 1 представлена. блок-схе- 10 ма предлагаемого шифратора кода нормализации с одним из возможных выполнений преобразователя кода; на фиг. 2 — то, же, с другим вариантом преобразователя кода;на фиг. 3 и 4 - 15 выполнение соответственно блока дешифрации нуля и блока ячеек шифрации;на фиг. 5 — схема дешифратора границы нулей; на фиг. 6 — функциональная схема ячейки шифрации. 20

Шифратор кода нормализации содержит блок 1 дешифраторов нуля, блок

2 ячеек дешифрации, преобразователь

3 кода и группу 4 элементов И. Преобразователь 3 кода выполнен (фиг. 1 и 2) на дешифраторе 5 границы нулей и ячейке 6 шифрации.На фиг. 1 и 2 обозначены входы 7, первый, второй и третий выходы 8-10.

Блок 1 дешифраторов нуля выполнен 30 (фиг. 3) на элементах И(ИЛИ) 11 и предназначен для дешифрации нулевых кодов, формируемых на группах из К разрядов входного кода. При общем количестве разрядов М блок 1 содерр жит N/К элементов И 11 при N =2

1 4, К = 2, i (1. Нуль кода, устанавливаейого на входе 7, может кодироваться "0" (прямой код) или "1" (инверсный код). В первом случае в 40 качестве дешифраторов нулей необходимо использовать К-входовые элементы

ИЛИ. Во втором случае в качестве дешифраторов нулей необходимо использовать К-входовые элементы И. В первом случае на выходах блока 1 формируются "0",а во втором случае — 1 1

Блок 2 ячеек шифрации предназначен для шифрации количества старших 50 нулей (слева) в кодах, сформированных на указанных группах из К разрядов входа 7 шифратора без учета младшего (крайнего правого) разряда каждой группы с учетом управляющего кода на втором входе, под действием которого осуществляется блокировка

I всех ячеек, находящихся правее той ячейки, на входах которой установлен код с границей нулей всего входного кода шифратора.

Блок 2 содержит (фиг. 4) N/K ячеек

12 шифрации, информационные входы каждой из которых подключены к старшим разрядам соответствующей группы разрядов, а управляющий вход каждой ячейки 12 соединен с соответствующим разрядом второго входа блока 2,кроме крайней левой ячейки.На входе крайней левой ячейки в блоке 2 постоянно установлен "О", если.блокировка ячейки осуществляется при " 1" на этом входе, или "1", если блокировка ячейки осуществляется при "0" на этом входе. На выходах каждой ячейки 12 формируется прямой код количества старших нулей до первой единицы, если ячейка 12 не заблокирована. Если ячейка 12 заблокирована,на всех ее выходах устанавливается "1".

Дешифратор 5 границы нулей (фиг. 5) предназначен для формирования управляющего кода для блока 2 и признака нуля на выходе 8: устройства. Он выполнен на элементах И(ИЛИ) 13 и 14.

Если ноль кодируется "1" дешифратор 5 строится на элементах И, а если ноль кодируется "0" в дешифраторе

5 вместо элементов И используются элементы ИЛИ с такики же связями.

Алгоритм функционирования дешифратора 5 заключается в следующем. Если на выходах дешифратора 5 íà j крайних левых разрядах сформирована

".1" (ноль), à íà (j+1) м разряде—

"0" — (единица), то íà j крайних левых разрядах выходов дешифратора 5 формируются "1" (нули), а на оставшиеся .краиних правых разрядах первых выходов и на втором выходе и на выходе элемента 14 формируются

"С" (единицы). Если на всех разрядах входах дешифратора 5 установлена

"1" (ноль), то на выходах всех элементов И(ИЛИ) формируются "1" (нули).

Ячейки 6 и 12 шифрации идентичны и выполнены (фиг. 6) на логических элементах 15 и 16, которыми в зависимости от элементной базы, являются или элементы И-НЕ или элементы

ИЛИ-НЕ (элементы 15) и элементы ИЛИ (элементы 16). В первом случае уста. новка на втором (управляющем) входе ячейки 6 или 12 "0" ведет к появлению на ее выходах единичного кода, во втором случае для этого требуется установка "1".

1345351

Шифратор кода нормализации работает следующим образом.

На входах 7 устанавливается код, в котором требуется подсчитать ко.— личество нулевых значений крайних левых разрядов, сформированных до первого нулевого значения разряда.

Этот код, разбиваясь на группы разрядов, устанавливается на входах блока 1. Такие же части кода (группы разрядов) без карйнего правого разря да в каждой группе устанавливаются на входах блока 2. На выходах блока 1,формируются сигналы, фиксирующие группы разрядов входного кода, с нулевыми значениями всех разрядов, В ячейке 6 (фиг. 1) осуществляется подсчет количества подряд идущих слева групп разрядов с нулевыми значениями разрядов путем соответствующей шифрации кода, образованного сиг налами на выходах блока 1, и на выходах 9 формируется двоичный код указанного количества групп. При этом сигнал на крайнем правом выходе блока 1 не учитывается так как при равенстве всех разрядов всех групп разрядов с помощью дешифратора 5 формируется на выходе 8 признак (сигнал) нуля, а на всех разрядах выходов 9 и 10 устанавливается единичный код, который не используется в качестве кода нормализации.

Если не все разряды входного кода имеют нулевое значение, на крайнем правом выходе блока 1 всегда отсутствует сигнал равенства всех разрядов группы нулевому значению. На первых выходах преобразователя 3 формируется управляющий код, под действием которого осуществляется блокировка всех ячеек в блоке 2, находящихся правее той ячейки,на выходах которой установлена часть входного кода с границей нулей всего входного кода. т.е. открытыми (не заблокированными) являются все соседние ячейки слева в блоке 2, на входах которых установлены сигналы групп разрядов, все разряды которых нулевые, и ближайшая соседняя слева (выделенная) ячейка 12, на входах которой установлены сигналы той группы разрядов, только на части которой установлены нулевые значения (если такая группа имеется). В результате на выходах выделенной ячейки 12 и на соответствующих выходах бло50

Алгоритм работы ячейки 6 или 12 основан на том,что с помощью элементов 15 осуществляется дешифрации кода, установленного на первых входах таким образом, что учитывается только количество старших "1" (нулей) в коде, так как каждый элемент

15 выполняет функцию дешифрации количества "1" (нулей) с увеличением )p этого количества (слева направо) на единицу. Элемент 15,фиксирующий максимальное количество единиц (нулей) слева, формирует "0" (единицу), который блокирует все предшествующие слева элементы 15.На выходах формируются "1" (нули), не влияющие на формирование сигналов на выходе ячейки. На выходах всех последующих элементов 15 по отношению к элементу 15, зафиксировавшему максимальное количество " 1" (нулей),также устанавливается "1" (нуль) не влияющая на формирование сигналов на выходах ячейки,так как хоть один пред- 25 шествующий "0" (единица) на первых входах блокирует все последующие элементы 15.Положение элемента 15 с "0" (единицей) шифруется в соответствующий двоичный код с помощью 30 элементов 16.

Алгоритм функционирования ячеек

6 или 12 поясняется .таблицей.

Ячейка шифрации может отличаться ., по структуре от ячейки 12 тем,что 35 второй вход отсутствует, и элементы

16 имеют количество входов на единицу меньшее чем в ячейке 12, или быть. такой же ячейкой,что и ячейка

12 с установкой на втором входе 1 40 постоянно "1" ("0").

Ячейка 6 в преобразователе 3 кода предназначена для формирования старшей части кода нормализации,формируемого на выходах 9 и 10. При этом 45 ячейка 6 (фиг. 2) может иметь более простую структуру чем ячейка 6 (фиг. 1), так. как на входы ячейки 6 (фиг. 2) подается код, уже частично дешифрованный в дешифраторе 5.

В группе 4 к входам элемента И, выход которого подключен к i-му разряду выходов 10, подключены i-e разряды всех выходов блока 2. В качестве элементов 4 возможно использование элементов ИЛИ-НЕ,при этом в ячейках 12 блока 2 вместо элементов

ИЛИ 16 необходимо использовать элементы ИЛИ-HE.

1345

Формула ка 2 формируется код количества нулевых значений сигналов в леной части кода, установленного на входах выделенной ячейки 12. На выходах предшествующих ячеек слева формируется единичный код, как код количества нулевых значений сигналов на их выходах, равный (К-1) =(2 — 1) так как сигналы всех разрядах соответствующих групп разрядов являются единичными. На выходах последующих ячеек справа от выделенной ячейки формируются единичные сигналы, так как эти ячейки переводятся в режим блокировки сигналами с выходов дешифратора 5.

Если на входах выделенной ячейки

12 на крайнем левом разряде отсутствует нулевой сигнал, то на выходах ее формируется нулевой код. Сигналы с одноименных разрядов выходов блока 2 и ячеек 3 блока 1 поступают на вход соответствующего элемента объединения группы 4.Вследствие того,что на всех одноименных разрядах установлены единичные сигналы, кроме разрядов выхода выделенной ячейки, на вы— ходах группы 4 формируется код, ана-логичный коду на выходах выделенной ячейки 12.

Таким образом на выходах 9 шифратора формируется код количества левых групп разрядов выходного кода с нулевыми значениями сигналов, а на выходах 10 шифратора формируется код количества левых разрядов с нулевыми значениями сигналов в ближайшей соседней справа группе разрядов входов кода по отношению к крайней правой группе разрядов с нулевыми значениями сигналов на всех разрядах. В итоге на выходах 9 и 10 формируется код количества левых разрядов входного кода с нулевыми значениями,что эквивалентно формированию (шифрации) кода нормализации.

В предлагаемом шифраторе не требуется сдвигов информации„ а формирование кода нормализации осуществляется с помощью комбинационных схем, чем и обусловлено повышение быстродействия. Кроме того, в шифраторе предусмотрен выход 8 признака нуля шифратора, на котором формируется сигнал-признак равенства нулю всех битов кода, устанавливаемого на

351 входах 7 шифратора. Наличие признака нуля в системе позволяет исключить ненужную операцию нормализации и переходить к выполнению следующей операции,что в итоге обеспечивает более высокую производительность системы и более высокую эффективность использования шифратора. изобретения

Шифратор кода нормализации, содержащий блок дешифраторов и блок ячеек шифрации, информационные входы

15 которого и входы блока дешифраторов нуля объединены и являются входами шифратора, отличающийся тем,что, с целью повышения быстродействия шифратора и расширения его функциональных возможностей за счет формирования признака нуля, в шифратор введены группа элементов И и преобразователь кода, выходы блока дешифраторов нуля соединены с входа25 ми преобразователя кода, первые выходы которого подключены к управляющим входам блока ячеек шифрации,выходы которого соединены с входами группы элементов И, второй и третий выходы преобразователя кода и выходы группы элементов И являются соответственно первым, вторыми и третьими выходами шифратора.

2. Шифратор по п. 1, о т л и ч а35 ю шийся тем,что преобразователь кода выполнен на ячейке шифрации и дешифраторе гран-.öû нулей, входы которого объединены с входами ячейки шифрации и являются входами преобразователя кода, первые и второй выходы дешифратора границы нулей и выходы ячейки шифрации являются соответственно первыми, вторым и третьими входами преобразователя кода.

3. Шифратор по п. 1, о т л и ч аю шийся тем,что преобразователь кода .выполнен на ячейке шифрации и дешифраторе границы нулей, первые

5р выходы которого соединены с входами ячейки шифрации и .являются первыми выходами преобразователя кода, входы и взорой выход дешифратора границы нулей и выходы ячейки шифрации явля55 ются соответственно входами, вторым и третьими выходами преобразователя кода.

1345351

Элементы ИЛИ-НЕ и ИЛИ

Элементы И-НЕ

Входы

Выходы

Входы

Выходы

Второй Первые элемен- эле- Второй Первые тов 15 ментов 16

000 001

0С1 010 10

010 100 01

011 100 01

100 000 00

101 000 00

1 10. 000 00

11! 000 00

000 111

001 111

010 111

011 111

100 011

i 0i 011

110 101

111 . 110

ХХХ ХХХ

00 0

00 0

00 0

00 0

01 О

01 0

10 0

11 0

11 1 элемен- элементов 15 тов 16

134535I фига

Составитель О.Ревинский. Редактор С.Лисина Техред И,Попович Корректор С.Черни.

Заказ 4932/55 Тираж 899

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Шифратор кода нормализации Шифратор кода нормализации Шифратор кода нормализации Шифратор кода нормализации Шифратор кода нормализации Шифратор кода нормализации 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах для преобразования двоичных кодов, изменяющих порядок следования разрядов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи информации

Изобретение относится к вычислительной технике и может быть использовано для высокоскоростного перевода чисел из системы остаточных классов, представленной основаниями , в позиционный код

Изобретение относится к вычислительной технике и может быть использовано при уплотнении информации путем преобразования двоичного кода в троичный код

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и цифровым автоматам , в частности к преобразователям кодов,и может найти применение в различных цифровых специализированных измерительных устройствах.Целью изобретения является повьшение быстродействия, что достигается благодаря соответствующему изменению связей в преобразователе , содержащем три двоичньпс сумматора 1, 2, 3 и три элемента ИЛИ 4, 5, 6

Изобретение относится к вычислительной технике, Целью изобретения является расширение области применения за счет обработки чисел с нулевой мантиссой

Изобретение относится к вычислительной технике и может быть использовано в импульсных логических схемах различного назначения

Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоичных чисел с плавающей запятой, представленных в обратном коде

Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоичнокодиро- BaHiibix чисел с плавающей запятой, представленных в обратном коде

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении надежных арифметических устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных системах обработки информации.Целью изобретения является расширение области применения за счет выполнения логических сдвигов

Изобретение относится к вычислительной технике, и может быть использовано в процессорах с плавающей запятой, содержащих в своем составе аппаратный блок умножения
Наверх