Устройство для умножения чисел в модулярной системе счисления

 

Изобретение относится к вычислительной технике и предназначено для использования в арифметических устройствах с гшавающей запятой, функционирующих в модулярной системе счисления. Цель изобретения - расширение области применения за счет обеспечения умножения чисел в модулярной системе счисления в режиме с плавающей запятой. Поставленная цель достигается тем, что устройство для умножения чисел в модулярной системе счисления, содержащее регистры 9, 10 мантиссы первого и второго операндов , блок 13 вычисления интервального индекса произведения, блок 14 мультиплексоров, блок 15 памяти, блок 16 модульных умножителей, вспомогательный регистр 17, блок 20 суммирования вычетов, блок 24 деления на вспомогательньй модуль, содержит блок 8 синхронизации, регистры 11, 12 порядка первого и второго операндов , блок 18 суммирования поправки интервального индекса, блоки 19j 25 вычисления интервального индекса числа , схему 21 сравнения с константой,- блок 22 суммирования вычетов, блок 23 мультиплексоров, элемент 26 заи блок 27 формирования порядка произведения с соответствующими связями. 5 ил. С 9 (Л со 01 o 4 00 оо

СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 0 06 F 7/72

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4080969/24-24 (22) 26.05.86 (46) 15.11.87. Бюл. № 42 (71) Научно-исследовательский институт прикладных физических проблем им. А. Н. Севченко (72) А. А. Коляда, В. В. Ревинский, M. Ю. Селянинов и А. Ф. Чернявский (53) 681.3(088.8) (56) Авторское свидетельство СССР

¹ 1244665, кл. 6 06 F 7/72, 1984.

Авторское свидетельство СССР

¹ 1149254, кл. G 06 F 7/72, 1983. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ

В МОДУЛЯРНОЙ СИСТЕМЕ СЧИСЛЕНИЯ (57) Изобретение относится к вычислительной технике и предназначено для использования в арифметических устройствах с плавающей запятой, функционирующих в модулярной системе счисления, Цель изобретения — расширение области применения за счет обеспечения умножения чисел в моду„„Я0„„1352483 А 1 лярной системе счисления в режиме с плавающей запятой. Поставленная цель достигается тем, что устройство для с умножения чисел в модулярной системе счисления, содержащее регистры 9, 10 мантиссы первого и второго операндов, блок 13 вычисления интервального индекса произведения, блок !4 мультиплексоров, блок 15 памяти, блок 16 модульных умножителей, вспомогательный регистр 17, блок 20 суммирования вычетов, блок 24 деления на вспомогательный модуль, содержит блок 8 синхронизации, регистры 11, !

2 порядка первого и второго операндов, блок 18 суммирования поправки сй интервального индекса, блоки 19, 25

Ж вычисления интервального индекса числа, схему 21 сравнения с константой, блок 22 суммирования вычетов, блок

23 мультиплексоров, элемент 26 задержки и блок 27 формирования порядка произведения с соответствующими ь связями, 5 ил. СО

1352483

25 рого операнда устройства, блок 8 син- 30 хронизации„ регистр 9 мантиссы первого операнда, регистр 10 мантиссы второго операнда, регистр 11 порядка

40 ного индекса числа, элемент 26 задержки, блок 27 формирования порядка ро- 50

Изобретение относится к вычисли. тельной технике н предназначено для использования в арифметических устройствах с плавающей запятой, функционирующих в модулярной системе счисления, Целью изобретения является расширение области применения путем обеспечения возможности умножения чисел в модулярной системе счисления в режиме с плавающей запятой.

На фиг. 1 представлена структурная схема устройства для умножения чисел в модулярной системе счислеI ния; на фиг. 2 - схема блока синхронизации; на фиг. 3 - схема блока памяти; на фиг. 4 — схема блока формирователя порядка произведения; на фиг. 5 временная диаграмма сигнала на выходах блока синхронизации.

Устройство (фиг. 1) содержит вход

1 начала работы устройства, вход 2 начальной установки устройства, тактовый вход 3 устройства, вход 4 мантиссы первого операнда устройства, вход 5 мантиссы второго операнда устройства, вход 6 порядка первого операнда устройства, вход 7 порядка втопервого операнда, регистр 12 порядка второго операнда, блок 13 вычисления интервального индекса произведения, первый блок 14 мультиплексоров, блок

15 памяти, блок 16 модульных умножителей, вспомогательный регистр 17, блок 18 суммирования поправки интервального индекса, первый блок 19 вы" числения интервального индекса числа, первый блок 20 суммирования вычетов, схема 21 сравнения с константой, второй блок 22 суммирования вычетов, второй блок 23 мультиплексоров, блок

24 деления на вспомогательный модуль, второй блок 25 вычисления интервальизведения, выход 28 окончания операции устройства, выход 29 готовности устройства, выход 30 мантиссы произведения устройства, выход 31 порядка произведения устройства и выход 32 признака переполнения устройства, Блок 8 синхронизации (фиг. 2) содержит регистр 33 сдвига, первый, второй и третий элементы ИЛИ 34-36, двухразрядный счетчик 37 и триггер

38, вход младшего (нулевого) разряда регистра 33 сдвига является его входом. Разрядность регистра 33 сдвига составляет (2Т + 8) бит, где Т

= j log К(, К вЂ” число оснований модулярной системы счисления, через )x( обозначается наименьшее целое число, не меньшее х, Выходы нулевого, первого, второго, (Т + 5)-ro, (2Т + 6)-го и (2Т + 7)-го разрядов регистра 33 сдвига являются его выходами с первого по шестой.

Информационный вход регистра 33 сдвига подключен к входу запуска блока 8, первый выход регистра 33 сдвига подключен к первым входам первого и третьего элементов ИЛИ 34 и 36, вто рые входы которых объединены и подключены к, второму выходу регистра 33 сдвига, третий вход третьего и первый вход второго элементов ИЛИ 35 и 36 объединены и подключены к третьему выходу регистра 33.сдвига, второй вход второго элемента ИЛИ 35 объединен с входом сброса регистра 33 сдвига и подключен к установочному входу блока 8, вход запуска которого подключен к нулевому входу триггера 38, единичный вход которого объединен с входом

1 сброса счетчика 37 и подключен к выходу второго элемента ИЛИ 35, счетный вход счетчика 37 соединен с выходом первого элемента ИЛИ 34, вход управления сдвигом регистра 33 сдвига подключен к тактовому входу блока,8, выход третьего элемента ИЛИ 36, третий, четвертый и пятый выходы регистра 33 сдвига, выход счетчика 37, шестой выход регистра 33 сдвига и выход триггера 38 и являются соответственно выходами с первого по седьмой блока 8 синхронизации.

Блок 15 памяти (фиг. 3) содержит группу узлов 39.1-39. К-1 памяти и группу узлов 40.1-40.К-1 памяти. Узел

39i памяти обладает емкостью 2 c,"þâ в;

k-1 разрядностью В. бит, а емкость уз1-1

fô

2В, ла 40.i памяти составляет 2 слон разрядностью В; бит (i = 1,2,...,К-1).

5 Здесь и киже В р = )1од z m ((1

0 1

3,!„...,Ê); m» ...,ш„ - основания модулярной системы счиспения, m = m—

9 р вспомогательный модуль, выбираемай из условий ш 2ш+ К - 2„ш, К - 1, 1352483

CR (Х,),...,R; (X;), В,,„(Х,),...,R,(Х )> где В1(Х; ) m,.i,j

Е0

-1 -1 (Z i М1 к М, к, У, Im INi vi . Z;Im

<1к м

m /m, В ячейку 39.i памяти с адресом х. записывается набор констант х, у,, Z „e 0,1,...,m;,) через (x1 обозначается целая часть действительного числа х.

Адресные входы узлов 39.1, 39,2,...,39.К-1 памяти в совокупности 2р составляют третий адресный вход блока 15 памяти, первые адресные входы узлов 40.1, 40.2,...,40К-1 памяти в совокупности составляют второй адрес ный вход блока 15 памяти, а их вторые 25 адресные входы в совокупности составляют первый адресный вход блока 15 памяти, выходы узлов 39.1, 39.2,..., 39.К-1 и 40.1, 40.2,...,40.К-1 памяти, соответствующие выходным вычетам 30 наборов по модулю m, объединяются и в совокупности составляют выход блока

15 памяти. Управляюшие входы выдачи кода узлов 40.1, 40.2,...,40.К-1 памяти объединены и подключены к второму входу разрешения выдачи блока

15 памяти, а управляющие входы выдачи кода узлов 39.1, 39.2,...,39.К-1 памяти объединены и подключены к первому входу разрешения выдачи блока 4р

15 памяти.

Блок 27 формирования порядка произведения (фиг. 4) содержит элемент

41 задержки, сумматор 42, схему 43 4> сравнения с константой, счетчик 44, схемы 45 и 46 сравнения с константой, регистр 47, элемент И 48, элемент

ИЛИ 49. Элемент 41 задержки представляет собой цепочку из (2Т + 4) после- БО довательно соединенных регистров.

Первая схема 43 сравнения на своем выходе вырабатывает сигнал логической единицы в случае, если величина Х, подаваемая на ее вход, удовлетворяет условию Х )

Вторая схема 45 сравнения на своем выходе вырабатывает сигнал логической единицы в случае, если Х (-q.

= 0,1... °,1-1, i+) ê-1 к-1

4,„.,== „/m;,È, = П m через I Х)р

f - =i обозначается наименьший неотрицательный вычет, сравниваемый с величиной

Х по модулю р.

В ячейку узла 40.i памяти с адресом у. + Z . ..2 записывается конр.

1 1 станта

Третья схема 46 сравнения на своем выходе вырабатывает сигнал логической единицы, если X = q+1 t --q q)диапазон изменения порядков рассматриваемых чисел с плавающей запятой.

Блок 13 вычисления интервального индекса произведения, используемый в устройстве, совпадает с блоком вычисления интервального номера произведения прототипа за исключением того, что вход интегральной характеристики (ранга) не задействован. Блок 13 вычисления интервального индекса произведения имеет конвейерную структуру, его быстродействие составляет (Т + 5) тактов при пропускной способности одна операция в один такт.

Первый и второй блоки суммирования вычетов осуществляют сложение за Т тактов наборов из (К-1) вычетов по модулю m >i (К-1)$, где S — основание характеристики. Первый и второй блоки 20 и 22 суммирования вычетов имеют Т вЂ” каскадную конвейерную структуру и реализуются аналогично прототипу.

Первый и второй блоки 19 и 25 вычисления интервального индекса числа служат для определения по входному модулярному коду (o(„,..., d„) числа

А из диапазона модулярной системы счисления

D =f-шМ,...,,ш̄— 1, где a ; = j Alm;, машинного интервального индекса числа А по формуле

Структурно первый и второй блоки

19 и 25 вычисления интервального ин1352483

Е; = Х; $ + у jm (6) 25 — + (5) декса числа аналогичны блоку суммиро- вания вычетов по модулю.

Блок 18 суммирования поправки ин-. тервального индекса реализуется с по5 мощью (К+1) постоянных запоминающих узлов, i-й из которых обладает емкостью 2 слов разрядностью

1l;+ р йо n Г

В. бит..В память i-rо постоянного за1

s; поминающего узла по адресу Х;; — 2 у 10 записывается константа

Х; Б (0,1 ...,m,.-1) у е (0,1 ° ° ° ., 15 l 1р1 = 0jlj ° ° еjK °

Блок 24 деления на вспомогательный модуль реализован на основе К постоянных запоминающих узлов, 1-й из о+з которых обладает емкостью 2 20 слов разрядностью В; бит. В память

i--го постоянного запоминающего узла по адресу Е + ) 2 о записывается

1О константа. о при 1 = 1; 2,... К-1 ). 30 где о. = о

1 при i = K

)o+ (<

1д е(0 1 У е э е Уш - 1)

%1 Ojl jew ° у )

Схема 21 сравнения с константой реали-:З5 зуется на основе постоянного запоминающего узла емкостью 2 " 2" одноразрядных слов, из памяти которо-. го по адресу I + 2 " Х считывается константа v = --l, если

I ° $ + Х S>- -К+2, m,— - lj, (1 если I с 2 m +Ê-2

rpe I =

I-m,,в про-,ивном случае е (Oj!j ° ° jm 1),,х Е (0»4 jm 1) . Элемент 26 задержки представляет собой цепочку из (Т+1) последовательно соединенных регистров. Вход перво- 50 го из регистров является входом элемента 26 задержки, выход последнего .регистра элемента 26 задержки является его выходом„ Управляющий вход запрещения записи последнего регистра элемента 26 задержки является его соответствующим управляюшим входом.

Устройство осуществляет умножение чисел а = $P(a)j g{a)$j b = а(Ь), >(b)), представленных в форме с плавающей. запятой, где р(а) = А/М и

y(b ) = В/М вЂ” мантиссы, à 4 (а) и ) (В )порядки операндов а и Ь соответственно; А, BcD; М = m М,; -q y(a); .1(В) с1.

Условие нормализации в рассматриваемой модулярной системе счисления для чисел а и Ь имеет вид

- m -K+2

Возможно возникновение необходимости нормализации произведения путем умножеция на $, Используя формулу интервально-модулярного представления чисел можно записать

К-1

С = А В = с М,К-1 у., К-1 +

1=1

+ I(C)M - „ где у,К-1 = ) М; „, С/m,, Х(С) — интервальный индекс числа С.

Умножая (6) на S и применяя лемму

Евклида из теории делимости, число

С = С $ можно привести к виду

К-

1 - 1

Ш °

Принимая в качестве оценки дроби

C /М величину F(C ) = LI(C )/M), нетрудно показать, что если интервальный инпекс числа F(C ) выходит за пределы интервала (-ш -К+2, m, — 1), то то число F(C )фЭ, В этом случае дробь

- Р(С)/М является нормализованной и, следовательно, представляет собой мантиссу результата в противном случае в качестве мантиссы результата принимается дробь F(C )/М. В первом случае порядок результата определяется соотнащеиием g(C,) =,1(а) + 1(В), а во втором — 1(С) =- 1(а) + (В) - 1, Рассмотрим, как работает устройство для умножения чисел в модулярной системе счисления. По сигналу, подаваемому с входа 2 устройства в блок

8, регистр 33 сдвига обнуляется„ счетчик 37 посредством второго элемента

ИЛИ 35 также обнуляется,, а триггер

38 посредством второго элемента ИЛИ 36

1352433 тов. (В

;,(В) =

1 ° которых и (2) и этом на р о " ° y Ок к1

I определяются по формулам 11) ри Х; = B. и;;= К; = 0; при

I боры вычетов " (""),(,,3 = О, 55 у ст анавливз ет ся в единичное состояние

,„".Iã. 2), тем са..-ьым устройство приводится в исходное рабочее состояние.

По сигналу, подаваемо.. с входа 1 уст ройства на входы разрешения приема

5 регистра 9 мантиссы гервого операнда, регистра 10 мантиссы второго операнда, регистра 11 поряцка первого опе-. ранда и регистра 12 порядка второго . операнда, а такя;е на вход регистра

33 сдвига блока угравления 8, записы- вается единица B регистр 9 мантиссы первого операнда и регистр 0 мантиссы второго операнда с Входов 45 устройства соответственно принимаются модулярные коды (о,,..., o .„! и (,е,,..., р ) числителеи мантисс А и В первого

К и второго операндов. В регистр 11 порядка первого операнда и регистр 12 20 порядка второго операнда с входов 6 и 7 устройства принимаются двоичные коды порядков 1(а) первого операнда и с1(Б) BTopoI О Операнда, Модулярный код (с(,,..., с,) с входа 4.устройства поступает на первый вход блока 13 вычисления интервальногo индекса произведения и после этого начинается первый такт работы устройства.

На первом такте работы устройства на управляющии вход первого блока 14 мультиплексоров поцается сигнал

= "0" с пятого выхода блока 8, в соответствии с чем модулярный код числа В с выхода 10 регистра мантиссы

35 второго операнда чер ез первый информационный вход первого блока 14 мультиплексоров поступает в первый блок

19 вычисления интервального индекса числа, где в течение очередных Т тактов, считая текущий, в соответствии с формулой (3) будет вычислен машинный интервальный индекс ?(В) числа В, модуляри|й код (,"-,,...,,6,.) подается также на третий адресный вход блока

15 памяти, на второй и первый входы разрешения выдачи которого с второго и первого выходов б Io«G 8 пОступают !! t! соответственно сигналы f-,= 0 и

= "1". В результа-.е:-.а первом и (j

+1}-ом выходах блока 15 памяти сформируются cQoòElå-:cTBåíно наборы вычеК-1) в согокупности передаются на третий вход блока 13 вычисления интервального индекса произведения, на второй вход которого подается модулярный код числа с выхода регистра

10 мантиссы второго операнда.

Кроме того, на первом такте работы устройства содержимые регистра 9 мантиссы первого операнда и регистра 10 мантиссы второго операнда подаются соответственно на второй и первый входы блока 1б модульных умножителей, который поучает модулярный коц (у,...., у ) младшей части /С/N „ проК изведения С =- Л В, эаписывающийся во

Вспомогательный регистр 17, а содержимые - (а регистра 11 порядка первого операнда и "8) регистра 12 порядка второго операнда соответственно через входы блока 27 формирования порядка произведения поступают на первый и второй входы сумматора 42, который определяет величину (С) — .1(а) + 1(Б), передающуюся в элемент

41 задержки, На каждом такте работы устройства для умножения чисел по сигналу, подаваемому с тактового входа 3 устройства на вход блока 8, содержимое регистра 33 сдвига (фиг. 2) сдвигается на один бит в сторону младших разрядов, при этом с помощью первого элемента

ИЛИ 34 содержимое счетчика 37 увеличивается на единицу, если в одном из ,цвух младших разрядов регистра 33 сцВига до сдвига находилась единица и счетчик 37 обнуляется, а в триггер

3S з" ïèñûâàåòñÿ единица посредством второго элемента ИГЛ 35 B слу :ае, когда второй разряд реги"тра 33 сдвига принимает единичное значение.

В соответствии с изложенным на втором такте работы устройства на управляющий вход первого блока 14 мультиплексоров подается сигнал

"1, поэтому модулярный код числа с выхода регистра 9 нантиccb! первого операнда через второй и;:,ормацио1пьв1

ВХОД перВОГО блока 14 мультиплексо ров, подается на вход первого блока

19 вычисления интервалк!ol о индекса числа, где начин< ется;:ичисление числа (А), и на третий ар11есный вход блока 15 гамяти, при этом аналогично изложенкому .наборы вь:четов A,(Ë, в (л совокупности поступают н". Третин вход блока 13 Вычислен л интервального индекса произведения.

1352483

w (c) = cR (>),..., R,(„,)) и

w„(c) = cR ° (у,),..., R („,), компоненты которых определяются по формулам (l ) и (2) при X; = р.; у.

Е; = d;, при этом наборй вычетов

W<(C) в совокупности передаются на третий вход блока 13 вычисления интервального индекса произведения.

На пятом такте работы устройства модулярный код (y,..., у } с выхода вспомогательного регистра 17 пода- 35 ется на вход второго блока 22 суммирования вычетов, где в течение очередных Т тактов, считая текущий, буд т вычислена величина

40 =((! ш1

На (Т + 1)-ом такте машинный интервальный индекс Х(В) числа В с вы- 45 хода первого блока 19 вычисления интервального индекса чи"=.а поступает на вход блока 13 вычисления интервального индекса произведения .

На (Т + 2)-ом такте машинный интервальньп| индекс (A) числа Л с выхода первого блока 19 вычисления ин- тервального индекса числа поступает на вход блока 13 вычисления интерваль55 ного индекса произведения.

На (" + -5)-ом такте блок 13 вычисления интервального индекса произведения завершает вычисление интерНа третьем такте работы устройства модуляриый код (у,..., у ) числа ./С/„„с выхода вспомогательного регистра 17 через третий информациош!ый вход первого блока 14 мультиплексоров, 5 на управляющий вход которого подае-.ся сигнал 6 = "2", поступает на третий адресный вход блока 15 памяти, на . второй и первый адресные входы которо-10 го подаются соответственно коды чисел

В с регистра 10 мантиссы второго операнда и А - с регистра 9 мантиссы первого операнда. На второй и первый входы разрешения выдачи блока 15 памяти подаются сигналы = "1" и 4„=

= "1", в результате на первом и .(g +

+ 1)-ом выходах блока 15 памяти сформируются соответственно наборы констант 20 вальпого индекса I(C) числа С, Т(С)

= (с,..., „ ), Йа (Т + 6)-ом такте работы устройства на управляющий вход второго блока 23 мультиплексоров с третьего выхода блока 8 подается сигнал 4

= !!О", поэтому модулярный код величины I(C), поступающий с выхода блока 13 вычисления интервального гл цекса произведения на первый ичформационный вход второго блока 23 мультиплексоров, подается на вход блока 24 деления на вспомогательный модуль.

Одновременно с этим величича Х(С) по ступает на первый вход блока 18 суммирования поправки интервального индекса, на второй вход которого с выхода второго блока 22 суммирования вычетов поступает величина . Блок

18 на своем выходе сформирует модулярный код ((,,..., !„ ) величины

I(C

На (Т + 7)-ом такте блок 24 деления на вспомогательный модуль определяет модулярный код (,..., 1 )

Ъ д ОК величины F(C), который передается в элемент 26 задержки, а также поступает на входы первого блока 20 су жирования вычетов и второго блока 25 вычисления интервального индекса числа, где в течение очередных Т тактов, считая текущий, будут вычислены соответственно величины

Х = с ш

П и I(F(C) ), Одновременно с этим на управляющий вход второго блока 23 мультиплексоров подается сигнал 4 = "1", в соответствии с.чем модулярный код величины Х(С ), поступаюпщий с выхода блока 18 на второй информационный вхсд блока 23 мультиплексоров, подается на вход блока 24 деления на вспомогательный модуль.

На (Т + 8) ом такте работы устрой ства блок 24 деления на вспомогательный модуль опрe, .""еляет мопулярРый коц (Л! .. -д «(, ° у,..., у, ) величины F(С ), который передается в элемент 26 задержки.

На (2Т + 6)-ом такте величины

4(С) с выхода элемента 41 задержки поступают в счетчик 44;

1,а (2Т + 7)-ом такте работы устройства на вход схе!.".л! 21 сравне пя с

Ko!-."" антон по с упают велнчи!:.ы Т (Р !, C) } с выхода второго блока 25 вычислен я ! интервального индекса числа.и Х

1352483

12 выхода первого блока 20 суммирования вычетов. Схема 21 сравнения на своем выходе формирует величину У (см. формулу (5)). Одновременно с этим иа вход блока 27 формирования порядка произведения с четвертого выхода блока 8 подается сигнал Ь = "1", в результате чего содержимое счетчика .

44 уменьшается на единицу и становит- 10 ся равным 1(С) — 1, .а предыдущее содержимое счетчика 44 пересылается в регистр 47. . На заключительном (2Т + 8)-ом такте величина Я с выхода схемы 21 срав- 15 кения поступает на запрещающий вход элемента 26 задержки и на вход блока

27 формирования порядка произведения, а величина 1(С) с выхода элемента 41 задержки подается на входы схем 43, 20

45 и 46 сравнения, которые на своих выходах формируют соответствующие сигналы.

В зависимости от значения величины

W в последнем регистре элемента 25 задержки и регистре 47 будут находиться соответствующие значения чис-. лителя нормализованной мантиссы и порядка результата. В случае, если W =

1 на выходе 30 мантиссы произведе- З0 ния и выходе 31 порядка произведения устройства будут получены соответственно величины F(C) и 1(С), а в случае, если W = О, величины F(C ) и

4(С) — 1.

На выходе элемента ИЛИ 49 будет сформирован признак переполнения, который может быть считан посредством выхода 32 переполнения устройства, а на выходе 28 устройства вырабатыва- 40 ется признак конца операции умножения чисел.

На выходе 29 устройства единица появляется на четвертом такте. Это означает, что начиная с указанного 45 момента времени в устройстве может быть инициирована новая операция умножения чисел. Таким образом, при работе устройства в условиях максимальной загрузки его пропускная способ- 50 ность составляет одну операцию не более, чем в четыре такта.

Формула изобретения

Устройство для умножения чисел в модулярной системе счисления, содержащее регистр мантиссы первого операнда, регистр мантиссы второго oneранда, первый блок мультиплексоров, блок модульных умножителей, вспомогательный регистр, блок памяти, блок вычисления интервального индекса произведения, блок деления на вспомогательный модуль, первый блок суммирования вычетов и блок формирования порядка произведения, содержащий две схемы сравнения с константой и элемент ИЛИ, причем выход регистра мантиссы первого операнда подключен к входу первого сомножителя блока модульных умножителей н к первому адресному входу блока памяти, выход регистра мантиссы второго операнда подключен к входу второго сомножителя блока модульных умножителей и к второму адресному входу блока памяти, выход блока модульных умножителей подключен к входу вспомогательного регистра, выход блока деления на вспомогательный модуль подключен к входу первого блока суммирования вы« четов, первый вход блока вычисления интервального индекса произведения соединен с информационным входом регистра мантиссы первого операнда и с входом мантиссы первого операнда устройства, вход мантиссы второго операнда которого соединен с информационным входом регистра мантиссы второго операнда,, вход разрешения приема которого соединен с входом разрешения приема регистра мантиссы первого операнда и с входом начала работы устройства, выходы регистров мантиссы второго и первого операндов соедине= ны соответственно с первым и вторым информационными входами первого блока мультиплексоров, ьыход элемента

ИЛИ блока формирования порядка произведения является выходом признака переполнения устройства, причем в блоке формирования порядка произведения выходы первой и второй схем сравнения с константой соединены соответственно с первым и вторым входами элемента

ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения воэможности умножения чисел в модулярной системе счисления в режиме с плавающей запятой, оно содержит блок синхронизации, регистр порядка первого операнда, регистр порядка второго операнда, второй блок мультиплексоров, блок суммирования поправки интервального индекса, первый и второй блоки

1352483 вычисления интервального индекса числа, схему сравнения с константой, второй блок суммирования вычетов, элемент задержки и блок формирования пОрядка произведения, дополнительно содержит элемент задержки, сумматор, третью схему сравнения с константой, регистр и элемент И, причем вход запуска, установочный и тактовый входы блока синхронизации соединены соответственно с входами начала работы, начальной установки и тактовым входом устройства, входы порядка первого и второго операндов устройства соединены соответственно с информационными входами регистров порядка первого и второго операндов, второй вход блока вычисления интервалъного индекса произведения подключен к выходу регистра мантиссы второго операнда, третий информационный вход первого блока мультиплексоров объединен с

1 входом второго блока суммирования вычетов и подключен к выходу вспомогательного регистра, третий адресный вход блока памяти объединен с входом первого блока вычисления интервального индекса числа и подключен к выходу первого блока мультиплексоров, выходы ЗО с первого по седьмой блоков синхронизации соединены с первым и вторым входами разрешения выдачи блока памяти с управляющим входом второго блока мультиплексоров, со счетным входом счетчика блока формирования порядка

35 произведения, с управляющим входом первого блока мультиплексоров, с выходами окончания операции и готовно сти устройства третий и четвертый

У

40 входы блока вычисления интервального индекса произведения подключены соответственно к выходам блока памяти и первого блока вычисления интервального индекса числа, выход блока вычисления интервального индекса произведения соединен с входом первого слагаемого блока суммирования поправки, интервального индекса и с первым информационным входом второго блока мультиплексоров, вход второго слагаемого и выход блока суммирования поправки интервального индекса подключены соответственно к выходу второго блока суммирования вычетов и к второму информационному входу второго блока мультиплексоров, выход которого подключен к входу блока деления на вспомогательный модуль, выход которого соединен с входом второго блока вычисления интервального индекса числа и с информационным входом элемента задержки, входы разрядов схемы сравнения с константой подключены,соответственно к выходам второго блока вычисления интервального индекса числа и первого блока суммирования вычетов, выход схемы сравнения с константой соединен с входом запрещения приема элемента задержки и с первым входом элемента И блока формирования порядка произведения, выходы регистров порядка первого и второго операндов соединены соответственно с входами первого и второго слагаемых сумматора блока формирования порядка про— изведения, выход регистра которого является выходом горядка произведения устройства, выход мантиссы произведения которого соединен с выходом элемента задержки, входы разрешения приема регистров порядка первого и второго операндов соединены с входом начала работы устройства, причем в блоке формирования порядка произведения выход сумматора подключен к входу элемента задержки, выход которого соединен с информационным входом счетчика, с входами первой, второй и третьей схем сравнения с константой, выход счетчика соединен с информационным входом регистра, первый вход элемента И и вход запрещения записи регистра объединены, выход третьей схемы сравнения с кон" стантой соединен с вторым входом элемента И, выход которого сое динен с третьж входом элемента

ИЛИ.

1352483

1352483

Составитель А. Клюев

Редактор Ю. Середа Техред H.Ходднич Корректор C 111екмар

Закаэ 5566/48

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4