Многоканальное устройство приоритета

 

Изобретение относится к цифровой вычислительной технике, в частности к устройствам приоритета, и может быть использовано для обработки запросов на обслуживание от нескольких активных устройств. Цель изобре//; тения состоит в повьшении быстродействия устройства за счет обеспечения минимального времени обслуживания при всех возможных переходах групповых запросов. Устройство содержит три регистра 1, 2, 10, два триггера 3, 4, элемент ИЛИ-НЕ 5,блок управления 6,элемент задержки 7,блок памяти запросов 8 (ПЗУ), дешифратор 9. В устройстве можно оперативно исключать из дальнейп1его арбитража обслуженные заявки, обеспечивается оперативное обслуживание групповых запросов не только в случаях переходов к более приоритетным запросам, но и в случаях переходов к менее приоритетным запросам. 1 ил., 1 табл. с S (Л со СП 1чЭ 4 00 vj N

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (1) 4 G 06 1 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1180895 (21) 4061250/24-24 (22) 28,04,86 (46) 15.11 87. Бил, ¹ 42 (72) С.А,Синицкий и Б,П.Щурчков (53) 681,325(088,8) (56) Авторское свидетельство СССР № 1180895, кл, 0 06 F 1984 (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА (57) Изобретение относится к цифровой вычислительной технике, в частности к устройствам приоритета, и может быть использовано для обработки запросов на обслуживание от нескольких активных устройств, Цель изобре„„SU„„1352487 А 2 тения состоит в повышении быстродействия устройства за счет обеспечения минимального времени обслуживания при всех возможных переходах групповых запросов ° Устройство содержит три регистра 1, 2, 10, два триггера 3, 4, элемент ИЛИ-НЕ 5,блок управления 6,элемент задержки 7,блок памяти запросов 8 (ПЗУ), дешифратор 9. В устройстве можно оперативно исключать из дальнейшего арбитража обслуженные заявки, обеспечивается оперативное обслуживание групповых запросов не только в случаях переходов к более приоритетным запросам, но и в случаях переходов к менее приоритетным запросам.

l ил., l табл.

1352487

Продолжение таблицы

0 1

О 1

1 1 О 2

1 1

1 О О 1

1 О 1 1

1 О 1 1

1 О 1 1

50

Изобретение относится к цифровой вычислительной технике, н частности к устройствам приоритета, и может быть использовано для обработки запросов на обслуживание от нескольких активных устройств.

Цель изобретения " повышение быстродействия путем обеспечения минимального времени обслуживания при всех возможных переходах групповых запросов.

На чертеже приведена функциональная схема предлагаемого многоканального устройства приоритета на три канала, B таблице представлена схема программирования блока памяти запросов (ПЗУ), входящего в его состав. Принято, что приоритет канала убывает с 20 возрастанием eI 0 порядкового номера.

В таблице приняты следующие обозначения: А — состояние j-ro разряда ! адреса ПЗУ „И; — состояние j-го разряда информацйи ПЗУ; П вЂ” j-й наибо- 25 лее приоритетный канал (запрос).

Устройство (фиг, l ) содержит первый 1 и второй 2 регистры, триггеры

3 и 4, элемент ИЛИ-НЕ 5, блок 6 управления, элемент 7 задержки, блок 8 па- 30 мяти эапросон (ПЗУ) с адресными входами А -А младших разрядов и допол1 3 нительными адресными входами А„-А старших разрядов, дешифратор 9, регистр 10, запросные входы 11, выходы

12 устройства, вход 13 синхронизации.

А5 А, A2 А„ И !

О 0 О О О О О

О О О О 1 О 1 1

О 0 О 1 О 1 О 2

О О О 1 1 О 1 1

О О 1 О О 1 1 3.О 0 1 О 1 О 1 1

О 0 1 1 О 1 О 2

0 О 1 1 1 О 1 1

О 1 0 О 1 О 1

О 1 О 1 1 1 О 2

Л:

1 О 1 1 3

1 О О 1 О 1 О 2

1 0 1 1 О 1 1 3

Суть изобретения состоит в следующем.

В устройстве ПЗУ программируется таким образом, при котором состояние

его информационных выходов определяется не только состоянием адресных входон, задаваемым с запросных входов, но и состоянием дополнительных адресных входов, задаваемым с.выходов устройства, эа исключением выхода наименее приоритетного канала, При этом по адресным входам из ПЗУ выбирается код, соответствующий наиболее приоритетному из запросов, выставленных на запросных входах, а с учетом дополнительных адресных входов — код, соответствующий наиболее приоритетному очередному запросу, т.е ° без учета запроса, выставленного на входе занятого канала, Активный блок, например процессор, инициирующий обмен с устройством общего пользования, при отсутствии относящегося к нему сигнала разрешения, формирует сигнал запроса, который в виде логической единицы поступает на соответствующий вход ll устройства. Получив через некоторое время сигнал разрешения в виде логической единицы с выхода 12 устройства, активное устройство, не снимая сигнала запроса, произнодит обмен устройством общего пользования и по окончании обмена, снимает запрос. В ответ на снятие сигнала запроса с входа 11 устройство снимает сигнал разрешения с соответствующего выхода

12, После этого устройством производится анализ накопиншихся запросов, выдача разрешения на один из выходон

12 на подключение очередного активного устройства к устройстну общего пользования и т.д.

1352487

При отсутствии запросов (это же состояние является исходным) регистры 1 и 2 обнулены и на выходах 12 устройства поддерживаются уровни логического нуля. При этом элемент

ИЛИ-НЕ 5 формирует единичный сигнал, поддерживающий дешифратор 9 в открытом состоянии. На адресных входах

А„-А младших разрядов (с выходов регистра 1) и на адресных входах А,—

А старших разрядов (с выходов регистра 2) ПЗУ 8 установлены сигналы логического нуля. При этом информационные выходы ПЗУ находятся в состоянии 00, Под действием тактовых импульсов, действующих на входе 13 (через элемент 7 задержки), регистр

10 так же установлен в состояние 00,, при котором на выходах дешифратора 9, соединенных с соответствующими синхронизирующими входами регистра 2, поддерживаются уровни логического нуля, так как кодовая комбинация"00" не является разрешенной для любого из этих выходов.

При поступлении запроса на один из входов 11, например на вход 11.2 второго канала, регистр 1 устанавли— вается в состояние "010 под действием очередного тактового импульса на входе 13. Этот же тактовый импульс, задержанный на время срабатывания регистра 1 и ПЗУ 8 с помощью элемента 7 задержки, устанавливает регистр 10 в состояние "10", соответствующее новому состоянию информационных выходов ПЗУ 8 при состоянии его адресных входов "00010", Код "1Он расшифровывается дешифратором 9 и на синхронизирующем входе триггера 4 второго разряда регистра 2 появляется сигнал логической единицы, который устанавливает его в "1". Сигнал логической единицы на выходе 12.2 регистра 2 является сигналом разрешения на обмен с устройством общего пользования для процессора, установившего запрос на входе 11,2, Этот же сигнал разрешения через элемент ИЛИ-НЕ блокирует дешифратор 9, на выходах которого в этом случае поддерживаются сигналы логического нуля. Кроме это—

ro изменение состояния регистра 2 приводит к изменению состояния адресных входов ПЗУ 8 на состояние "10010", при котором на информационных выходах

ПЗУ 8 подтверждается состояние "10", соответствующее выбору второго канала, После окончания обмена процессор снимает запрос с выхода 11,2 и очередной тактовый импуль" на входе 13 обнуляет регистр д что приводит к немедленному (с точностью до времени срабатывания триггера 4) обнулению регистра 2, снятию разрешения с выхода 12.? устройства и разблокированию дешифратора 9. Аналогичным образом предлагаемое устройство обслуживает любой иэ одиночных запросов.

При обслуживании групповых запросов предлагаемое устройство работает следующим образом

Формула изобретения

Ыногоканальное устройство приоритета по авт св, М 1180895, о т л и55 ч а ю щ е е с я тем, что„ с целью повышения быстродействия путем обеспечения минимального времени обслуживания при всех возможных переходах групповых запросов, выходы устройстЕсли во время обработки одного из запросов, например запроса по второму каналу, появился дополнительный запрос по другому каналу, например по третьему, то под действием очередного тактового импульса на входе 13, регистр i устанавливается в состояние "110", изменяя состояние младших

25 Разрядов адреса ПЗУ 8, При этом состояние старших разрядов адреса ПЗУ 8 не изменяется и соответствует разрешению на обмен, выставленному Ilo ВТорому каналу, т.е. полный адрес ПЗУ 8 имеет вид "10110". Данному адресу на выходе ПЗУ 8 соответствует код "11" очередного запроса по третьему каналу. Б данном случае приоритет очередного запроса ниже приоритета запроса занятого канала, несмотря на это пос35 ле разблокировки дешифратора 9 (после снятия запроса с входа 11.2) в регистре 10 уже будет подготовлен код "11", соответствующий выбору очередного запроса по третьему каналу и регистр

? с минимальной задержкой, равной времени срабатывания выходного каскада дешифратора 9 и триггера 4, изменит свое состояние на "100", выставив

45 разрешение на обмен по третьему каналу. Аналогичным образом предлагаемое устройство обслуживает запросы нри всех возможных переходах групповых запросов, 135248? ва, кроме выхода наименее приоритетного канала, соединены соответственно с дополнительными адресными входами блока памяти запросов.

Составитель Г,Пономарева

Редактор Н).Середа Техред М.Ходанич Корректор H.Муска

Заказ 5566/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4