Синхронный делитель частоты

 

Изобретение может быть использовано в цифровых синтезаторах частоты, хронизаторах. Цель изобретения - повышение коэффициента деления. Для этого в делитель частоты, содержащий УК-триггеры 1-5, элемент И 6 и шины 11 - 15, введены элементы И 7и8, элементы ИЛИ 9 и 10 и образованы новые функциональные связи. 2 ил. 15 САЭ СЛ

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (51) 4

ОПИСАНИЕ ИЗОБРЕТЕ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ 12 ,41

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4059692/24-21 (22) 21 ° 04. 86 (46) 23. 11 . 87. Бюл. N 43 (72) Ю.А.Базалев и В.И,Мяснов (53) 621.374.4(088.8) (56) Лейнов М.Л. и др, Цифровые делители частоты на логических элементах. — М.: Энергия, 1975, с.77, .табл.3-5.

Авторское свидетельство СССР

У 1226660, кл. Н 03 К 23/40, 11 ° 10.84. (54) СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ (57) Изобретение может быть использовано в цифровых синтезаторах частоты, хронизаторах. Цель изобретения — повьппение коэффициента деления. Для этого в делитель частоты, содержащий

УК-триггеры 1 = 5, элемент И 6 и шины 11 — 15, введены элементы И 7 и 8, элементы ИЛИ 9 и 10 и образованы новые функциональные связи. 2 ил.

1354415

Изобретение относится к импульсной технике и может быть использовано в цифровых синтезаторах частот, хронизаторах. *

Цель изобретения — повышение коэффициента деления.

На фиг.1 приведена электрическая функциональная схема устройства; на фиг.2 — временные диаграммы, поясняю- 10 щие работу устройства.

Устройство содержит первый 1, второй 2, третий 3, четвертый 4 и пятый

5 IK-триггеры, первый 6, второй 7 и третий 8 элементы И, первый 9 и второй 10 элементы ИЛИ, шину 11 тактовьм импульсов, шину 12 сброса, шину 13 логической единицы и первую 14 и вторую 15 выходные шины, которые соединены соответственно с прямым и инвер- gp сным выходами пятого триггера 5, Свходы и R-входы всех триггеров соедикены соответственно с шиной 11 тактовых импульсов и с шиной 12 сброса, шина 13 логической единицы соединена 25 с К-входом первого триггера 1, I-вход которого соединен с выходом второго элемента ИЛИ 10, первый и второй входы которого соединены с инверсными выходами соответственно четвертого 4 и, пятого 5 триггеров,. прямой, выход первого триггера 1 соединен с первыми входами второго 7 и третьего 8 элементов И и с I- u K--входами второго триггера 29 выход которого соединен с вторымп входами второго 7 и третьего 8 элементов И9 выход третьего элемента 8 И соединен c I- u K-входами третьего триггера 3, прямой выход

К0Торо1о подсоединен K третьему входу 4О второго элемента И 7, Е-вход пятого триггера 5 соединен с вьмодом первого элемента И 69 первый вхОЦ котОрогО соединен с К-входом пятого триггера

5 и с пря жм выходом четвертого триггера 4, Е-вход которого соединен с вторым входом первого элемента и 6, выходом второго элемента И 7 и с первым входом первого элемента ИЛИ 9, второй вход которого соединен с прямым выходом пятого триггера 5, выход — с К-входом четвертого триггера 4.

При таком соединении элементов ло- 55 гические уравнения для I- u K-входов всех триггеров синхронного делителя частоты ка IK-триггерах следующие:

Е, -Я, 7 . г; 9 Е -О,, 9-Я, Я,, 9 «Е4-Я Я Я99

Е =Е4Q4, К, ="1" K=q,; K,==Q,О

К4-Е4VQ 9 К -Я49 где индексы у наименований входов

I- и К- и выходов 0 соответствуют номеру триггера.

Устройство работает следующим образом.

Работа синхронного делителя частоты на IK-триггерах полностью определяется логическими уравнениями для

I- и К-входов триггеров.

По сигналу "Сброс", поступающему в виде импульса перед началом работы устройства по шине 12, все триггеры

1 — 5 устанавливаются в исходное Loc тояние. В этом случае (фиг.2, при

Ъ, i=O) состояние выходов предлагаемого устройства

q<--0; q,==о; q =о; q,=--о; q,==-о.

На основании логических уравнений для I-. и К-входов триггеров 1 — 5 устройства состояния входов следующие:

Е =1 I =О I =О I =О I =О

4 9 4

К =1 К --0 К =0 К =О К =О

< 9 2 9 З 9 4 9 9 °

Поскольку триггер по последующему входному тактовому импульсу на тактовой шине 11 (фиг.2а) при I=O и К=О ке изменяет своего состояния, при

Е=1 и К=1 переключается в противоположное состояние, при I-=1 и K=O переключается в состояние логической "1", а при I=O и К=1 в состояние логического "О", то по первому входному тактовому импульсу на шине 11 триггер 1 переключается в состояние логической

"1", а триггеры 2 - 5 не изменяют своего состояния (фиг.2, при i=1

Е„Q .. „, — - .. "----у щих триггеров) . При этом состояния выходов становятся равными Я,=19 Q9=09 Q =О; Q4=09 Q =O, изменяются и состояния входов, они становятся равными

I =1; I =1; I =O I4=0; Е =О;

К =1 К =1 К =0 К =О K =О, i g 9 i 9 4 9

В результате, по следующему, вто-. рому, входному тактовому импульсу по шине 11 предлагаемый синхронный де- ° литель частоты на ЕК-триггерах переходит в свое второе состояние (фиг.2 при =2), которое характеризуется следующими значениями вьмодов и входов:

0 =Oi Я =19 Ч =09 (4=0 Я =03

Е,=1; I =О; I =O; Е =О„ Е =О;

9 Г 9

К, =-1; К =О; К 9=0; К4-О; КУ-0 °

1354415

Формула- изобретения д 1 Р Л 4 5 6 7 У Я У8 7У У8 /8

1< /5М 57 8 Ю Ю 2f 228.Ó фи<..2

Составитель А.Соколов

Техред М.Ходанич

Корректор Г.Решетник

Редактор M,Áëàíàð

Заказ 5714/55 Тираж 900

ВНИИПИ Государственного комитета СССР . по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Рассматривая и далее таким же образом работу синхронного делителя частоты на IK-триггерах, получают все состояния выходов н входов каж5 дога триггера 1 — 5 при всех i котарые приведены на фиг.2 При поступлении двадцать четвертого импульса выходы-триггеров имеют следующие состояния:

О,=О; 0,=0; Q,=о; 9,=1 0,=1; состояния входов равны

Т< =q+<< =0 Т = <=0 Тз=«<<< =0

I4=q

При данных состояниях входов па приходу двадцать пятого тактового импульса по шине 11 свои состояния изменяют только триггеры 4 и 5, а 2О триггеры 1 — 3 не изменяют своего состояния, т.е. выходы триггеров принимают следующие значения:

q î, q 0, q --0, 0-о; q -- о..

Следовательно, синхронный делитель 25 частоты на IK-триггерах возвращается в исходное состояние, затем при непрерывном поступлении тактовых импульсов по шине 11 начинается новый цикл работы, который повторяется че- щ0 рез каждые 25 импульсов на шине 11.

Синхронный делитель частоты, со35 держащий первый, в1 арой, третий, четвертый и пятый IK-триггеры, С-входы и R-входы которых соединены соответственна с шиной тактовых импульсов и с шиной сброса, I-вход второго IKтриггера соединен с ега К-входом, прямой и инверсный выходы пятого IKтриггера соединены соответственна с первым и вторым выходами шин. I-вход— с выходом первого элемента И, первый вход которого соединен с прямым выходом четвертого IK-триггера, а т л и ч а ю шийся тем, чта, с целью повышения коэффициента деления, в него введены второй и третий элементы И, первый элемент ИЛИ и второй элемент ИЛИ, первый и второй входы которого соединены с инверсными выходами соответственна четвертога и пятого ТК-триггеров, выход " I-входом первого IK-триггера, К-вход которого соединен с шиной логической единицы, прямой выход — с первыь<и входами второго и третьего элемента И и с 1-.входом второго IK-триггера, выход которого соединен с вторым входам второго элемента И и с вторым входом третьего элемента И, выход котарага соединен с I- и К-входами третьего IK-vpzrrepa, прямой выход которого соединен с третьим входом второго элемента И, выход которого соединен с вторым входом первого элемента И. с первым входом первого элемента ИЛИ, второй вход которого подключен к прямому выходу пятого IK-триггера, и с I-входом четвертого IK-триггера, прямой выход которого соединен с К-входам пятого

IK-триггера, К-вход — с выходом первого элемента ИЛИ.