Устройство для округления суммы и разности двоично- кодированных чисел с плавающей запятой
Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоично-кодированных чисел с плавающей запятой, представленных в прямом или дополнительном коде. Цель изобретения - повышение точности вычисле шй. Ука-г занная цель достигается благодаря коррекции как денормализованного слагаемого , так и нормализованного результата , которые имеют на одну тетраду больше по сравнению с основным, машинным словом. Коррекция денормализованного слагаемого осуществляется посредством засылки в его fflaдший разряд цифры 1 , если при денормализации была отброшена хотя бы одна 1. Коррекция нормализованного и усеченного на одну младшую тетраду результата осуществляется посредством засылки в младший из основных его разрядов цифры 1, если при нормализации и усечении была отброшена хотя бы одна 1, Устройство содержит per гистр 1 операнда , регистр 2 результата , входы управления денормализацией , нормализацией вправо и окончания нормализации 3-5, дополнительные разряды 6,7 регистров 1,2, младшие разряды 8,9 дополнительных разрядов регистров 1 и 2, п-входовые элементы 11ЛИ 10 и 11, (п , элемент ИЛИ 12, элементы И 13, 14. I ил. i САЭ О СП 4 Слд
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (5D 4 6 06 F 7/38
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 4067819/31-24, 4067820/31-24 (22) 27,05.86 (46) 23.12.87. Бюл. 11 - 47 (71) Институт прикладной математики им.M.В.Келдыша (72) И.В.Безменов и В.В.Русаков (53) 681.3(088.8) (56) Папернов А.А. Арифметические и логические основы цифровых машин.
Уч.пособие. — М., 1961 с.119-121.
Вычислительная система ISA-360.—
M. Советское радио, 1969, с.112. (54) УСТРОЙСТВО Д11Я ОКРУГЛЕНИЯ СУММЫ
И РАЗНОСТИ ДВОИЧНО-КОДИРОВАННЬИ ЧИСЕЛ С ПЛАВА10ЦЕЙ ЗАПЯТОЙ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоично-кодированных чисел с плавающей запятой, представленных в прямом или дополнительном коде. Цель изобретения повышение точности вычислений. Ука-, занная цель достигается благодаря корЛ0„„ 1361543 А1 рекции как денормализованного слагаемого, так и нормализованного результата, которые имеют на одну тетраду больше по сравнению с основным машинным словом. Коррекция денормализованного слагаемого осуществляется посредством засылки в его младший разряд цифры 1, если при денормализаи ции была отброшена хотя бы одна "1".
Коррекция нормализованного и усеченного на одну младшую тетраду резуль—.ата осуществляется посредством засылки в младший из основных его разрядов цифры "1", если при нормализации и усечении была отброшена хотя бы одна "1", Устройство содержит ре-. гистр 1 операнда, регистр 2 результата, входы управления денормализацией, нормализацией вправо и окончания нормализации 3-5, дополнительные разряды 6,7 регистров 1,2, младшие разряды 8,9 дополнительных разрядов регистров 1 и 2, п-входовые элементы
ЫП1 10 и 11, (n = 1 log ИЛИ 12, элементы И 13, 14. 1 ил. 1361543 Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоичных чисел с плавающей запятой, представленных в прямом или дополнительном коде. Целью изобретения является повышение точности вычислений. На чертеже представлена функциональная схема устройства для основания системы счисления N = 16, Устройство содержит регистр 1 операнда, регистр 2 результата, входы 35 управления денормализацией, нормализацией вправо и окончания нормализации, и дополнительных разрядов 6 и 7 регистров 1 и 2 соответственно, младший разряд дополнительных разря,дов 8, младший разряд 9, два и-входовых элемента ИЛИ 10-11, (n= .1 log Устройство работает следующим образом. Округление суммы или разности двух чисел с плавающей запятой с основанием 16, представленных в прямом или дополнительном двоичном коде, состоит в том, что производится коррекция как денормализованного слагаемого, так и нормализованного результата. Причем коррекция денормализованного числа осуществляется посредством засылки цифры "1" в младший разряд дополнительной тетрады регистра сдвига в том случае, если за разрядную сетку регистра в процессе денормализации выходит хотя бы одна "1". Коррекция нормализованного результата осуществляется посредством засылки в его младший разряд цифры "1" в том случае, если в процессе нормализации и отсечения разрядов дополнительной тетрады отбрасывается хотя бы одна "1 ". Перед началом работы устройства в . регистре 1 находится двоичный код мантиссы слагаемого с меньшей характеристикой, à в случае, когда характеристики чисел равны — код мантиссы одного из слагаемых. Если характеристики чисел,различны, то происходит денормализация кода, находящегося в регистре 1. На вход управления сдвигом вправо этого регистра по управляющему входу 3 пое ступает сигнал "1", в результате че5 55 го осуществляется сдвиг кода в регистре 1 на одну тетраду вправо. При этом выдвинутые за разрядную сетку. регистра разряды дополнительной тетрады 6 пропадают. Сигналы с выходов разрядов тетрады 6 поступают на входы элемента ИЛИ 10, на выходе которого формируется сигнал "0", если в тетраде 6 содержится нулевой код, и сигнал "1", если в одном из разрядов этой тетрады имеется "1", Поскольку 1 на первом входе элемента И 13 дей ствует сигнал "1", поступающий по входу 3, то этот элемент открыт для прохождения сигнала с выхода элемента ИЛИ 10 на вход младшего разряда 8, в котором к моменту прихода указанного сигнала установлена цифра уже сдвинутого на одну тетраду вправо кода (для обеспечения этого в случае необходимости на линии, соединяющей выход элемента И 13 с входом младшего разряда 8, должен быть поставлен соответствующий элемент задержки). Если в дополнительной тетраде 6 регистра 1 до сдвига кода находятся нули, то на входе младшего разряда 8 после сдвига кода на одну тетраду вправо действует сигнал "0", не меняющий состояние этого разряда. Если же в одном из разрядов тетрады 6 имеется "1", то в младшем разряде 8 после сдвига кода будет установлена "1 Таким образом, после первого выдвижения за разрядную сетку регистра 1 цифры "1" в младшем разряде 8 дополнительной тетрады 6 при всех последующих сигналах вплоть до момента окончания денормализации всегда будет находиться "1". Этим обеспечи( вается указанная выше коррекция1 денормалйзованного числа. Далее происходит нормализация результата выполнения операции сложения или вычитания. Мантисса ненормализованного результата находится в регистре 2. Если результат требуется нормализовать вправо, то на вход управления сдвигом вправо регистра 2 по входу 4 поступает сигнал "1", по которому происходит сдвиг находящегося в регистре 2 двоичного кода на одну тетраду вправо. При этом выдвинутые за пределы регистра 2 разряды дополнительной тетрады 7 пропадают. Сиг. налы с выхода разрядов тетрады 7 перед тем, как происходит сдвиг кода вправо, поступают на входы элемента 1361543 ИЛИ 11, на выходе которого формируется сигнал "0", если в тетраде 7 содержится нулевой код, и "1", если в одном из разрядов этой тетрады имеется "1". Так как на втором входе элемента ИЛИ 12 действует сигнал поступивший по входу. 4, то на первом входе элемента И 14 также действует сигнал "1", открывающий этот элемент 10 для прохождения сигнала с выхода элемента ИЛИ 11 на вход младшего разряда 9, в котором к моменту прихода указанного сигнала установлена цифра уже сдвинутого на одну тетраду впра- 15 во кода (для обеспечения этого в случае необходимости на линии, соединяющей выход элемента И 14 и вход младшего разряда 9, должен быть поставлен соответствующий элемент задержки). 20 Если в тетраде 7 до нормализации вправо имелась хотя бы одна "1", то в младшем разряде 9 будет установлена "1", в противном случае его состояние не изменится. В момент окончания нормализации сигнал "1" поступает по входу 5 на первый вход элемента ИЛИ 12, в результате чего на входе элемента И 14 действует сигнал "1", открывающий этот элемент для прохождения сигнала с выхода элемента ИЛИ 11 на вход младшего разряда 9, в котором будет установлена "1", если в дополнительной тетраде 7нормализованного резуль- 35 тата имеется хотя бы одна "1", в противном случае состояние младшего разряда 9 не меняется. Этим обеспечивается указанная коррекция нормализованного результата. 40 Корректировка денормализованного слагаемого и результата, осуществляемая устройством, приводит к тому, что погрешность округления может принимать противоположные по знаку зна- 45 чения независимо от знаков чисел, типа кода, в котором они представлены, и выполняемой операции. Действительно, пусть, например; характеристики слагаемых отличаются не более, чем r0 на единицу, так что при денормализации ни одна "1" не выходит за разрядную сетку регистра и, следовательно, денормализованное слагаемое не корректируется. В этом случае погрешность округления складывается из погрешности нормализации результата, связанной с отбрасыванием цифр, выдвинутых за разрядную сетку регистра при нормализации вправо, цифр, отбрасываемых вместе с дополнительной тетрадой, а также погрешности, связанной с засыпкой "1" в младший разряд результата. Так как появление цифры "0" или "1" в младшем разряде результата равновероятно, то засылка в этот разряд цифры "1" дает в половине случаев погрешность, отличную от нуля, которая по абсолютной величине больше погрешности нормализации и имеет противоположный ей знак. Таким образом, в половине случаев погрешность округления положительна, а в половине — отрицательна. Математическое ожидание погрешности округления, возникающей при работе предлагаемого устройства, строго равно нулю. Формула изобретения Устройство для округления суммы и разности двоично-кодированных чисел с плавающей запятой, содержащее регистр операнда с (n-дополнительными разрядами и регистр результата с n дополнительными разрядами (n = = 31og М(, N — основание системы счисления), причем вход сдвига вправо на п разрядов регистра операнда и регистра результата соединены соответственно с входом управления денормализацией и входом управления нормализацией вправо устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычислений, оно содержит два и-входовых элемента ИЛИ, два элемента И и элемент ИЛИ, причем выходы дополнительных двоичных разрядов регистров операнда и результата соединены соответственно с входами первого и второго и-входовых элементов ИЛИ, выходы которых соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых соединены соответственно с входом управления денормализацией устройства и выходом элемента ИЛИ, первый и второй входы которого соединены с входом управления нормализацией вправо и входом признака окончания нормализации устройства, выходы первого и второго элементов И соединены соответственно с входами младшего двоичного дополнительного разряда регистра операнда и младшего двоичного разряда регистра результата, 
