Устройство для мажоритарного выбора асинхронных сигналов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в управляющих и вычислительных системах. Целью изобретения яв0м 7 ляется расширение функциональных возможностей , повышение помехозащищенности и быстродействия устройства за счет обработки парафазных сигналов, взаимной блокировки прохождения возможных помех при обработке единичных и нулевых сигналов и исключения влияния длительности входных сигналов. Устройство содержит входные триггеры 1-6, мажоритарные элементы 7-8, распределитель импульсов 9, элементы ИЛИ, И-НЕ и И 10-15, инвертор 16, элемент ИЛИ-НЕ, задающий генератор 18 и выходной триггер 19. В устройстве максимальное время рассогласования входных сигналов не зависит от длительности входных сигналов, за счет чего и повышается быстродействие устройства. 2 ил. 26 о ш (Л со С5 OJ ьо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 G 06 F ll 18 Н 05 К 10 00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

1 Гиу" А 7

Л,:,, ОПИСАНИЕ ИЗОБРЕТЕНИМ „ „, ., К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4064069/24-24 (22) 28.04.86 (46) 30.12.87. Бюл. № 48 (72) Ю. С. Ватару (53) 681.326 (088.8) (56) Авторское свидетельство СССР № 1062707, кл. G 06 F 11/18, 1982.

Авторское свидетельство СССР № 1160419, кл. G 06 F 11/18, 1983. (54) УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО ВЫБОРА АСИНХРОННЫХ СИГНАЛОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в управляющих и вычислительных системах. Целью изобретения явÄÄSUÄÄ 1363217 А 1 ляется расширение функциональных возможностей, повышение помехозащищенности и быстродействия устройства за счет обработки парафазных сигналов, взаимной блокировки прохождения возможных помех при обработке единичных и нулевых сигналов и исключения влияния длительности входных сигналов. Устройство содержит входные триггеры 1 — 6, мажоритарные элементы 7 — 8, распределитель импульсов 9, элементы ИЛИ, И вЂ” НЕ и И 10 — 15, инвертор 16, элемент

ИЛИ вЂ” НЕ, задающий генератор 18 и выходной триггер 19. В устройстве максимальное время рассогласования входных сигналов не зависит от длительности входных сигналов, за счет чего и повышается быстродействие устройства. 2 ил.

1363217

Изобретение относится к автоматике и вычислительной технике и может быть использовано в управляющих и вычислительных системах повышенной надежности.

Цель изобретения — расширение облас- 5 ти применения, повышение помехозащищенности и быстродействия устройства.

На фиг. 1 приведена схема устройства; на фиг. 2 — временная диаграмма

его работы. !

О

Устройство для мажоритарного выбора асинхронных сигналов содержит первые 1 — 3 и вторые 4 — 6 входные триггеры (например

D-триггеры), первый и второй мажоритарные элементы 7 и 8, распределитель 9 импульсов, первые 10, 11 и 12 и вторые !5

13, 14 и 15 элементы ИЛИ, И вЂ” НЕ, И соответственно, инвертор 16, элемент ИЛИ—

HE 17, задающий генератор 18 и выходной триггер 19, информационные входы устройства 20-22 «1» и 23 — 25 «О», установочный 26, стробирующий 27 и информационный 28 выходы, а распределитель 9 выполнен на триггерах 29-3!.

Синхровходы входных триггеров 1 — 6 соединены с соответствующими информационными входами устройства, а выходы — с соответствующими входами мажоритарных элементов 7 и 8. Выходы мажоритарных элементов 7 и 8 соответственно соединены с первыми входами элементов И вЂ” HE 11 и 14 и входами первого элемента ИЛИ 30

10, выход которого соединен с информационным входом распределителя 9 импульсов.

Выход задающего генератора 18 соединен с первым входом первого элемента И 12, с синхровходами выходного триггера 19 и триггеров младших разрядов распределителя 9 35 импульсов и через инвертор 16 — с синхровходом старшего разряда распределителя, выход которого соединен с другим входом элемента И 12, выход которого подключен к одному входу элемента ИЛИ вЂ” НЕ

17, к другому входу которого подключен установочный вход устройства 26, а выход к установочным входам распределителя 9 импульсов и входных триггеров 1 — 6. Выход первого разряда распределителя 9 импульсов соединен с вторыми входами элементов И вЂ” 45

НЕ 11, 14 и элемента И 15, выход которого соединен с информационным входом выходного триггера 19. Выход триггера 19 соединен с вторым входом схемы

ИЛИ 13, выход которого является информационным выходом 28 устройства. Выходы 50 второго 14 и первого 11 элементов И вЂ” НЕ соответственно соединены с информационными входами первых 1, 2 и 3 и вторых

4, 5 и 6 входных триггеров. Первые входы элементов И 15 и ИЛИ 13 соединены с выходом мажоритарного элемента 7.

Выход второго разряда распределителя импульсов является стробирующим выходом 27 устройства.

Нумерация эпюр напряжений на выходах элементов на фиг. 2 соответствует нумерации этих элементов, принятой на фиг. 1. Знаками 01, 02, 03 обозначены соответственно 1, 2 и 3 разряды распределителя.

Устройство для мажоритарного выбора асинхронных сигналов работает следующим образом.

Перед началом приема кодовых посылок на вход 26 поступает сигнал сброса, который устанавливает устройство в исходное состояние. По шинам 20-22 поступают сигналы, соответствующие единичной информации, а по шинам 23 — 25 — нулевой.

Для упрощения рассмотрим прием только двух бит информации «1» и «О». Пусть на вход 20 поступает сигнал, по фронту которого триггер 1 устанавливается в единичное состояние. Через время рассинхронизации на вход 21 (22) поступает другой сигнал и устанавливает триггер 2 (3) в единичное состояние. При этом на выходе мажоритарного элемента 7 появляется сигнал, который через элемент ИЛИ 2 проходит на информационный выход устройства, формируя начало выходного сигнала, открывает по первым входам схемы И вЂ” НЕ 11 и 14, схему И 15 и через элемент ИЛИ 10 поступает на информационный вход распределителя 9 импульсов. С приходом фронта сигнала с задающего генератора 18 срабатывает первый разряд распределителя 9 импульсов и последовательно через такт— последующие разряды кроме последнего, который срабатывает через 0,5 такта, что позволяет сформировать сигнал установки (эпюра 17 на фиг. 2), равный длительности импульса задающего генератора без искажений по длительности.

Распределитель импульсов и выходной триггер могут быть построены как íà IK так и на D-триггерах. Количество разрядов распределителя 9 импульсов и частота задающего генератора 18 выбираются из условия требуемой длительности выходных сигналов.

Для примера показан трехразрядный распределитель на D-триггерах 29 — 31. Сигнал с первого разряда распределителя 9 импульсов поступает на входы схем И вЂ” НЕ

11, 14. При этом срабатывает только схема

И вЂ” НЕ ll, нулевой потенциал с выхода которой поступает на информационные входы входных триггеров 4 — 6, препятствует прохождению возможных помех по входным шинам 23 — 25 на вход мажоритарного элемента 8. Одновременно сигнал с выхода первого разряда распределителя 9 через открытую схему И 15 поступает на вход триггера 19, сигнал с выхода которого через время, равное такту задающего генератора 18 через схему ИЛИ 13 поступает на информационный вход 28 устройства.

1363217

Формула изобретения

После срабатывания последнего разряда распределителя импульс задающего генератора 18 последовательно через схемы И 12 и ИЛИ вЂ  17 поступает на входы распределителя 9 импульсов и входных триггеров 1 — 6, устанавливая их в исходное состояние. После снятия сигнала установки уже возможно поступление входных сигналов для обработки следующего единичного или нулевого разряда информации. При этом .после снятия установочного сигнала входные триггеры 1 — 6 могут сработать только после поступления переднего фронта входного сигнала, что исключает влияние длительности входного сигнала на работоспособность устройства.

После установки входных триггеров и распределителя нулевой сигнал с выхода первого разряда распределителя 9 через схему И 15 поступает на вход триггера 15, с выхода которого через такт задающего генератора 18 он посту. пает на информационный выход устройства. На этом заканчивается формирование длительности выходного информационного сигнала. При этом обеспечиваются необходимые временные соотношения между информационным выходом 28 и стробирующим выходом 27, который снимается со второго разряда распределителя 9.

При обработке сигналов с «О» шин 23, 24 и 25 работа схемы происходит аналогично, только в этом случае срабатывают входные триггеры 4 — 6, мажоритарный элемент 8 и схема И вЂ” НЕ 14, сигнал с выхода которой запрещает прохождение возможных помех по -входным шинам

20 — 22 на вход мажоритарного элемента 7.

Кроме того, в этом случае не срабатывает триггер 19 и не формируется сигнал на информационном выходе устройства.

Таким образом, при обработке сигналов по единичным шинам формируется сигнал блокировки (эпюра 11) обработки сигналов (помех) по нулевым шинам, и наоборот, при обработке сигналов по нулевым шинам формируется сигнал блокировки (эпюра 14) обработки сигналов (помех) по единичным шинам, что обеспечивает высокую помехозащищенность устройства.

В заштрихованных областях на эпюрах

20 — 25 входные сигналы могут принимать любые значения «О», «1» или импульсные помехи, однако это не влияет на правильность функционирования устройства.

На информационной выходной шине 28 формируется сигнал только при обработке сигналов по единичным шинам 20 — 22. На стробирующем выходе 27 импульсы формируются как при обработке сигналов по шинам «1», так и при обработке сигналов по шинам «О». При подаче этих сигналов на соответствующие информационные и стробирующие входы приемного устройства, например сдвигового регистра (на схеме не

5 !

О !

55 показан), на его выходе появляется исходный бинарный код, который может быть подвергнут логическим или (и) арифметическим операциям.

Интервал времени Т, через который можно на входы 20 — 25 подавать сигналы для обработки следующего разряда определяется по формуле

T=tp „,+t. где t „,„, — максимальное время рассогласования входных сигналов; — требуемая длительность выходного сигнала.

Таким образом, введение в устройство вторых трех входных триггеров, второго мажоритарного элемента, задающего генератора, распределителя импульсов, выходного триггера и логических схем с соответствующими связями позволяет за счет возможности обработки парафазных сигналов, взаимной блокировки и исключения влияния длительности входных сигналов расширить функциональные возможности, повысить помехозащищенность и быстродействие устройства.

Устройство для мажоритарного выбора асинхронных сигналов, содержащее три первых входных триггера, выходы которых соединены с соответствующими входами первого мажоритарного элемента, отличаюи1ееся тем, что, с целью расширения области применения, повышения помехозашишенности и быстродействия устройства, в не го введены три вторых входных триггера, второй мажоритарный элемент, распределитель импульсов. задающий генератор, выходной триггер, по два элемента ИЛИ, И вЂ” НЕ, И и элемент ИЛИ вЂ” НЕ, входы которого соответственно соединены с установочным входом устройства и с выходом первого элемента И, а выход — с установочными входами распределителя импульсов и входных триггеров, выходы вторых входных триггеров соединены с соответствующими входами второго мажоритарного элемента, выход которого соединен с вторыми входами первого элемента ИЛИ и второго элемента И вЂ” НЕ, выход первого мажоритарного элемента соединен с первыми входами первого элемента И вЂ” НЕ, второго элемента И и второго и первого элементов ИЛИ, выход которого соединен с информационным входом распределителя импульсов, выход задающего генератора подключен к первому входу первого элемента И, к синхровходам выходного триггера, триггеров младших разрядов распределителя импульсов и через инвертор — к синхровходу старшего разряда, выход которого соединен с вторым входом первого элемента И, выход первого разряда

1363217

Составитель В. Максимов

Редактор A. Долинич Техред И. Верес Корректор А. Обручар

Заказ 5966/41 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 распределителя импульсов соединен с вторыми входами элементов И вЂ” НЕ и второго элемента И, .выход которого подключен к информационному входу выходного триггера, а его выход — к второму входу второго элемента ИЛИ, выходы второго и первого элементов И вЂ” НЕ соответственно соединены с информационными входами первых и вторых входных триггеров, синхровходы которых соединены с соответствующими единичными и нулевыми информационными входами устройства, выходы второго элемента

ИЛИ и второго разряда распределителя импульсов соответственно соединены с информационным и стробирующим выходами устройства.