Диспетчер памяти эвм

 

Изобретение относится к вычислительной технике и может быть использовано в ЭВМ для расширения адресного пространства. Цель изобретения - расширение области применения за счет расширения области адресации ЭВМ. Диспетчер памяти ЭВМ содержит дешифратор 1, первый 2 и второй 3 регистры, блок 4 памяти признаков команд переключения уровней памяти, первый 5, второй 6, третий 7, четвертый 8, пятый 9, шестой 10, седьмой 11 и восьмой 12 элементы И, первый 13, второй 14, третий 15 и четвертый 16 элементы ИЛИ, элемент 17 НЕ, первый 18, второй 19, третий 20, четвертый 21, пятый 22, шестой 23 и седьмой 24 триггеры , вход 25 строба данных, вход 26 подтверждения прерываний, первый вход 27 запроса переключений, вход 28 сброса, вход 29 признака ввода, первый информационный вход 30, входы 31 статуса, вход 32 строба статуса, синхровход 33, второй информационный вход 34, выход 35 уровня памяти, восьмой триггер 36, девятый 37, десятый 38 и одиннадцатый 39 элементы И, первый 40, второй 41 и третий 42 буферные регистры, второй вход 43 запроса переключения, вход 44 блокировки и информационный выход 45. 3 ил. с сл 25 00 Oi со 1чЭ to СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 G 06 F 13 00

В," вс OiОПИСАНИЕ ИЗОБРЕТЕНИЯ; ", д

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 4013241/24-24 (22) 20.01.86 (46) 30.12.87. Бюл. № 48 (71) Рижское производственное объединение

ВЭФ им. В. И. Ленина (72) А. А. Гаврилов и В. А. Гаврилов (53) 681.3 (088.8) (56) Electronic, 1982, № 6, с. 55 — 56.

Авторское свидетельство СССР № 1246772, кл. G 06 F 13/00, 1985. (54) ДИСПЕТЧЕР ПАМЯТИ ЭВМ (57) Изобретение относится к вычислительной технике и может быть использовано в ЭВМ для расширения адресного пространства. Цель изобретения — расширение области применения за счет расширения области адресации ЭВМ. Диспетчер памяти ЭВМ содержит дешифратор 1, первый 2 и второй 3 регистры, блок 4 памяти признаков команд переключения уров„„SU„„1363223 А 1 ней памяти, первый 5, второй 6, третий 7, четвертый 8, пятый 9, шестой 10, седьмой 11 и восьмой 12 элементы И, первый 13, второй 14, третий 15 и четвертый 16 элементы ИЛИ, элемент 17 НЕ, первый 18, второй 19, третий 20, четвертый 2), пятый 22, шестой 23 и седьмой 24 триггеры, вход 25 строба данных, вход 26 подтверждения прерываний, первый вход 27 запроса переключений, вход 28 сброса, вход 29 признака ввода, первый информационный вход 30, входы 31 статуса, вход 32 строба статуса, синхровход 33, второй информационный вход 34, выход 35 уровня памяти, восьмой триггер 36, девятый 37, десятый 38 и одиннадцатый 39 элементы И, первый 40, второй 41 и третий 42 буферные регистры, второй вход 43 запроса переключения, вход 44 блокировки и информационный выход 45. 3 ил.

1363223

Изобретение относится к вычислительной технике и может быть использовано в

ЭВМ, системах обработки информации инструментальных системах разработки.

Цель изобретения — расширение области применения путем расширения области адресации.

На фиг. 1 изображена блок-схема устройства; на фиг. 2 и 3 — временные диаграммы работы устройства.

Устройство содержит дешифратор 1, первый 2 и второй 3 регистры, блок 4 памяти признаков команд переключения уровней памяти, первый 5, второй 6, третий 7, четвертый 8, пятый 9, шестой 10, седьмой ll и восьмой 12 элементы, первый !3, второй 14, третий 15 и четвертый 16 элементы ИЛИ, элемент НЕ 17, первый 18, второй 19 третий 20, четвертый 21, пятый 22, шестой 23 и седьмой 24 триггеры, вход 25 стробирования данных диспетчера, вход 26 подтверждения прерывания диспетчера, первый вход 27 запроса переключения, вход 28 сброса, вход 29 признака ввода, первые информационные входы 30 диспетчера, вход 31 статуса диспетчера, вход 32 стробирования статуса, вход 33 синхронизации, вторые информационные входы 34 диспетчера, выход

35 уровня памяти, восьмой 36 триггер, девятый 37, десятый 38 и одиннадцатый 39 элементы И, первый 40, второй 41 и третий 42 буферные регистры, второй вход 43 запроса переключения, вход 44 блокировки диспетчера, информационные выходы 45 диспетчера, первый выход 46 регистра 2, выход 47 регистра 3, выход 48 триггера 24, выход 49 элемента ИЛИ 15, выход 50 триггера !9, выход 51 триггера 18, выход 52 триггера 20 и выход 53 триггера 21.

Третий разряд блока 4 определяет множество команд перехода, которое используется для инициирования перехода на уровень пользователя, в частности IМР, PCHL, САI 1., RET. Однако этот набор команд можно расширить, изменив содержимое блока 4 памяти (определяется нулем в третьем разряде ПЗУ, записанным по адресу, соответствующему коду команды) .

Диспетчер предназначен для работы в составе микроЭВМ. При использовании микропроцессора КР580ИК80А для построения микроЭВМ диспетчер подключается следующим образом.

Вход 25 принимает инвертированный сигнал DBIN с выхода микропроцессора, вход 26 — сигнал INTA с выхода контролера КР580ВК38, вход 29 подключается к выходу IOW контролера КР80ВК38, входы 30 — к адресным линиям процессора, вход 31 — к выводам данных микропроцессора, первый вход регистра 2— к линии D5, второй — к линии D 2, первый вход элемента ИЛИ 13 — к линии D 4, а второй — к линии D6, вход 32 — к выводу STSTB тактового генератора!

О

КР580ГФ24, вывод 33 — к выходу SYNC микропроцессора, вход 34 — к линиям

DBO — DB7 контролера КР580ВК38, вход 27 к дешифратору выбора устройств вводавывода пользователя. Сигнал, поступающий на вход 27, подключается одновременно на вход запроса прерывания контролера прерываний КР580ВН59 цепосредственно или через дешифратор, информационные входы которого подключаются к информационным линиям процессора. Это одновременно обеспечивает запрос на переключение с уровня пользователя на уровень супервизора и инициирует прерывание, которое обеспечивает переход на уровень супервизора по требуемому адресу, определяемому уровнем прерывания. Сигнал подтверждения прерывания поступает на вход 26 диспетчера, обеспечивая переключение на уровень супервизора. Вход 28 подключается к инвертированному сигналу RES с выхода тактового генератора КР580ГФ24. Вход 44 запрета можно подключить к потенциалу «1», если режим прямого доступа к памяти не используется. В противном случае этот сигнал вырабатывается контролером прямого доступа к памяти. Дополнительный вход 43 запроса переключения может быть подключен, например, к схеме обнаружения точек останова, которая вырабатывает импульс, инициирующий запрос на переключение. Этот же сигнал должен одновременно выраба30 тывать запрос прерывания, по которому осуществляется переход на уровень супервизора. Вывод 45 является добавлением к адресным выходам процессора, позволяя расширить адресное пространство. Вывод 35 определяет уровень памяти (уровень супер35 визора или уровень пользователя), к которому производится обращение, а также уровень устройств ввода-вывода. Сигнал с вывода 35 диспетчера должен подводиться ко всем дешифраторам выбора устройства ввода-вывода и ЗУ, обеспечивая в одном и том же адресном пространстве процессора наличие удвоенного количества портов ввода-вывода и удвоенного объема памяти на уровне супервизора и на уровне пользователя. «0» на выходе 35 диспетчера опре45 деляет обращение к памяти или устройствам ввода-вывода супервизора, а «1» — к памяти или устройствам ввода-вывода пользователя.

Дешифратор 1 обеспечивает возможность записи в буферные регистры 40 — 42 адреса

50 сегмента памяти стека, данных и инструкции соответственно. Кроме того, дешифратор 1 формирует сигналы запроса на переключение на уровень пользователя (первый выход) и загрузки триггеров 22 и 23, определяющих принадлежность памяти данных и стека. Регистр 2 фиксирует состояние статуса, которое изменяется в каждом машинном цикле. Первый разряд регистра определяет цикл чтения первого байта ко3

4 ции (на выход передается состояние регистра 42), обращение к памяти данных (состояние регистра 41), обрашение к памяти стека (состояние регистра 40) . Если на входе 44 устройства присутствует нулевой потенциал, то регистры 40 — 42 находятся в состоянии запрета выхода.

Триггер 36 обеспечивает постоянный сброс регистра 2 перед началом каждой команды, т. е. выполняет функцию разграничения команд, которая необходима для обеспечения возможности использования в качестве команд, инициируюших переход на уровень пользователя, команд, включающиi только цикл чтения инструкции, например команд PC H 1., IMP.

После сброса диспетчера определяется полная принадлежность уровню супервизора.

Процесс переключения на уровень пользователя начинается посылкой команды вывода в порт, которую дешифрирует дешифратор 1 и вырабатывает сигнал запроса переключения, поступающий на вход установки в «1» триггера 20 и через элемент 6 на вход сброса триггера 19. Далее может следовать произвольное число команд на исключением команд из заданного множества, определенного третьим разрядом блока 4. Команда из данного множества завершает процесс переключения на уровень пользователя.

Запрос на переключение с уровня пользователя на уровень супервизора инициирует либо команда вывода в порт с уровня пользователя (по входу 27 устройства), либо какой-либо аппаратный источник переключения (по входу 43 устройства) .

Эти же сигналы должны инициировать прерывание процессора. Переключение на уровень супервизора происходит по появлению сигнала подтверждения прерывания по входу 26 диспетчера. Адрес перехода, т. е. точку входа на уровень супервизора, определяет контролер прерываний, который может быть запрограммирован с уровня супервизора. Диспетчер предоставляет возможность реализации защищенной системы с расширенной областью адресации.

На фиг. 2 приведена временная диаграмма процесса перехода с уровня супервизора на уровень пользователя. На этом примере показаны действия блоков диспетчера от момента запроса на переключение до момента переключения на уровен!» пользователя. В верхней строке показаны команды микропроцессора КР580ИК80А. Команда вывода в порт является двухбайтной, поэтому из блока 4 в цикле М считывается код «!10». Два младших разряда в этом цикле записываются в регистр 3.

По сигналу 33 состояние второго разряда регистра записывается в триггер 24. В цикле М2 происходит сдвиг состояния регистра 3 и следующим импульсом 33 в триггер 24 записывается «О». На выходе ИЛИ 15 (точка 49) получают состояние «1» в циклах МI и М2. По импульсу на входе 29 на выхо136322 манды, второй — цикл обращения к стеку, третий — обращение к портам вводавывода. На выходе элемента И 8 формируется сигнал, определяющий цикл обращения к данным. Вследствие отсутствия информации о циклах чтения инструкции (имеется только информация о цикле чтения первого байта команды, которая может быть двухбайтной и трехбайтной) комбинация блока 4, регистра 3 и триггера 24 определяет циклы чтения второго или третье- 10 го байта команды. На выходе элемента

ИЛИ 15 формируется сигнал, определяющий циклы чтения инструкции. Первые два разряда блока 4 определяют длину команды: «00» — однобайтная команда, «10»вЂ” двухбайтная команда, «11» — трехбайтная

15 команда. Эта информация записывается в регистр 3 в цикле МI, т. е. в цикле чтения первого байта команды. В этом цикле вход разрешения загрузки регистра 3 находится в состоянии, разрешающем загруз- д» ку в регистр информации с выхода блока 4, который в цикле М! также находится в выбранном состоянии. В последующие циклы осуществляется сдвиг информации в регистре. Выход 47 является выходом второго разряда регистра 3. Сигналом 33 информация с выхода регистра 3 переписывается в триггер 24 с выхода которого снимается сигнал, определяющий чтение второго и третьего байтов команды.

Триггер 20 осуществляет запрос на переключение: при запросе на переключение на уровень пользователя он переключается в состояние «1», а при запросе на переключение на уровень супервизора — в состояние «О». Триггер 21 определяет принадлежность памяти инструкций и портов ввода-вывода. При переключении от принимает значение триггера 20. Триггер 22 — триггер принадлежности памяти данных, а триггер 23 — памяти стека. Триггер 18 фиксирует момент чтения команды из заданного в третьем разряде блока 4 мно- 40 жества команд, разрешенных для инициирования переключения на уровень пользователя. Триггер 19 инициирует процесс переключения, воздействуя на тактовый вход триггера 21. Любой запрос на переключение переключает триггер в состояние «О», 4 перепад «О» — «1» по входу 26 устройства и перепад 0» — «I », поступающий через элементы 14 и 5 с выхода триггера 18, переключает его в «1».

Элементы И 9 — 12 и ИЛИ 16 обеспечивают мультиплексацию сигналов с триггеров 21 — 23, определяюших установленную принадлежность памяти инструкции, портов ввода-вывода, памяти данных и стека, на выход 35 устройства в зависимости от текущего машинного цикла. Элементы

И 37 — 39 также обеспечивают мультиплексацию состояния регистров 40 — 42 на выход

45 устройства в зависимости от текущего машинного цикла: чтение памяти инструк1363223 де дешифратора формируется сигнал запроса на переключение, который перебрасывает триггер 19 в состояние «О» (50), а триггер

20 — в состояние «1» (52). Появление команды перехода IMP, которая определяется как разрешенная для переключения на уровень пользователя, приводит к появлению «О» на третьем выходе блока 4; это значение переписывается в триггер 18 (51). При появлении состояния «О» на выходе элемента ИЛИ 15 (49) триггер 18 переходит в состояние «1». Перепад «О» †«1» на выходе триггера 18 при «О» на выходе триггера 21 (53) проходит на вход С триггера 19, переключая его в состояние

«1» (предполагается, что на информационном входе триггера 19 имеется состояние «1») . Перепад «О» — «1» на выходе триггера 19 воздействует на тактовый вход триггера 21, который принимает состояние триггера 20, т. е. «1». Тем самым при чтении кодов команды («I» на выходе

ИЛИ 15) на выход 35 диспетчера передается состояние триггера 21. «1» на выходе 35 определяет принадлежность уровню пользователя. В циклах чтения данных или стека, а также в циклах записи данных или стека на выход 35 передается состояние триггера 22 или триггера 23, которые переводятся в соответствующее состояние непосредственно по команде вывода в порт с уровня супервизора. На выход 45 передается состояние регистра 41 или 40.

На фиг. 3 приведена временная диаграмма процесса перехода с уровня пользователя на уровень супервизора. Команда вывода в порт переключает триггеры 19 и 20 в состояние «О». Эта же команда, которая поступает на вход 27 диспетчера, должна поступить на вход запроса, прерывания контролера прерывания КР580ВН59, который инициирует команду CALL no заданному адресу (при его программировании) в зависимости от уровня прерывания.

Сигнал подтверждения прерывания с выхода контролера КР550ВК38 поступает на вход 26 устройства и осуществляет переключение триггера 19 в состояние «1». Перепад.

«О» †«1» на выходе триггера 19 обеспечивает переключение триггера 21 в состояние «О», что соответствует принадлежности уровню супервизора.

Диспетчер вырабатывает сигнал принадлежности текущего машинного цикла к уровню супервизора или к уровню пользователя и дополнительные адресные сигналы (45), причем все выходы устройства динамически меняют свое состояние в зависимости от действующего машинного цикла: при обращении к портам ввода-вывода выход 35 принимает состояние триггера 21, при обращении к инструкции выход 35— значение триггера 21, а выход 45 — значение регистра 42, при обращении к данным чения, выход признака команды безусловного перехода которого соединен с информационным входом первого триггера, выход которого подключен к входу установки в «0» первого триггера и первому входу второго элемента ИЛИ, второй вход которого соединен с вторыми входами пятого и шестого элементов И и выходом четвертого триггера, синхровход и информа,ционный вход которого соединены соответственно с

55 выход 35 — состояние триггера 22, а выход 45 — значение регистра 41, при обращении к стеку выход 35 — состояние триггера 23, а выход 45 — значение регистра 40.

Формула изобретения

Диспетчер памяти ЭВМ, содержащий дешифратор, первый и второй регистры, блок памяти признаков команд переключения, с первого по восьмой элементы И, с первого по четвертый элементы ИЛИ, элемент НЕ, с первого по седьмой триггеры, причем информационный вход, первый и второй стробирующие входы дешифратора соединены соответственно с первым информационным входом, входом признака ввода диспетчера и выходом четвертого элемента

ИЛИ соответственно, первый выход дешифратора соединен с первым входом второго элемента И и входом установки в «1» третьего триггера, второй выход дешифратора соединен с синхровходами пятого и шестого триггеров, входы признака считывания первого байта команды и признака обращения к стеку диспетчера соединены соответственно с первым и вторым информационными входами первого регистра, третий информационный вход которого соединен с выходом первого элемента ИЛИ, первый и второй входы которого соединены с входами признаков записи и чтения данных диспетчера, первый, второй и третий прямые

30 выходы первого регистра соединены соответственно с первыми входами третьего элемента ИЛИ, восьмого и шестого элементов И, первый инверсный выход первого регистра соединен с входом выборки блока памяти признаков команд переключения и входом задания режима сдвига второго регистра, второй и третий инверсный выходы первого регистра соединены с первым и вторым входами четвертого элемента И соответственно, выход и третий вход которого соединены соответственно с первым входом седьмого элемента И и выходом элемента НЕ, вход которого соединен с первым входом пятого элемента И, входом установки в «1» первого триггера и выходом третьего элемента ИЛИ, 45 второй вход которого соединен с выходом седьмого триггера, информационный вход которого соединен с выходом второго регистра, информационный вход которого соединен с выходом поля длины команды блока памяти признаков команд переклюl363223

OUT аdpec

M/ /72

FETCH MFMR

EI м1

Г1Т Н

1ИР а3 ес

Ю мг мз м

FETCH МЕГЯ MEMR FETCH ь ф =ъ ъ м ф м3

0ИТ

Л

25

52 выходами второго и третьего триггеров, входы установки в «О» которых соединены соответственно с выходами второго и третьего элементов И, синхровход второго триггера соединен с выходом первого элемента И, первый и второй входы которого соединены с выходом второго элемента ИЛИ и входом подтверждения прерывания диспетчера, вход сброса диспетчера соединен с первым входом третьего элемента

И и входами установки в «О» четвертого, пятого и шестого триггеров и второго регистра, синхровход которого соединен с синхровходом первого триггера и входом строба данных диспетчера, выходы пятого и шестого триггеров соединены с вторыми входами 15 соответственно седьмого и восьмого элементов И, выходы с пятого по восьмой элементов И соединены соответственно с первого по четвертый входами четвертого элемента ИЛИ, выход которого соединен с выходом уровня памяти диспетчера. первый 20 вход запроса переключения диспетчера соединен с вторыми входами второго и третьего элементов И, вход строба статуса диспетчера соединен с синхровходом первого регистра, синхровход диспетчера соединен с синхровходом седьмого триггера, второй информационный вход диспетчера соединен с адресным входом блока памяти признаков команд переключения, первый и второй разряды второго информационного входа диспетчера соединены соответственно с информационными входами пятого и шестого триггеров, отличающийся тем, что, с целью расширения области применения устройства путем расширения области адресации, он дополнительно содержит восьмой триггер, с девятого по одиннадцатый элементы И, с первого по третий буферные регистры, информационные входы которых соединены с вторым информационным входом диспетчера, а выходы — с информационным выходом диспетчера, входы записи и входы управления третьим состоянием с первого но третий буферных регистров соединены соответственно с третьим, четвертым и пятым выходами дешифратора и выходами соответственно с девятого по одиннадцатый элементов И, первые входы которых соединены с входом блокировки диспетчера, вторые входы с девятого по одиннадцатый элементов И соединены соответственно с вторым прямым выходом первого регистра, выходами четвертого элемента И и третьего элемента ИЛИ, вход строба статуса и синхровход диспетчера соединены соответственно с входом установки в «О» и синхровходом восьмого триггера, выход которого соединен с входом установки в «О» первого регистра, второй вход запроса переключения диспетчера соединен с синхровходом третьего триггера и третьим входом второго элемента И.

1363223 ои7. адрес

cALL йдфес

Сослпяьиерегыслро ez

Осгтсянце 00orn0RHae

П Р Р 23 Р гчС праК

ФУГ. У

Составитель А. Афанасьев

Редактор Л. Пчолинская Техред И. Верес Корректор С. Черни

Заказ 5966/41 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

FETCH

М2

HEIR

ИЗ оит

НОР

И/

ЕТСН

/ /./

INTA

/"./2 03

IМ 7"Д IN ТД

sTA CK мй

STACK