Устройство для сопряжения эвм с периферийным устройством

 

Устройство относится к вычислительной технике и может быть использовано для сопряжения электронных вычислительных машин, имеюш.их общесистемный интерфейс типа «Общая шина, с периферийным устройством, имеющим интерфейс ЕС ЭВМ. Целью изобретения является повышение достоверности передаваемой информации . Устройство содержит блок микропрограммного управления, мультиплексор, узел контроля информации, дешифратор состояний , три регистра управления, регистр адреса, регистр команды, шифратор, формирователь контрольного разряда, дешифратор , регистр признаков, регистр байта состояния , регистр байта уточненного состояния , дешифратор адреса, узел контроля четности , узел синхронизации. 1 з.п. ф-лы, 13 ил. со О5 оо 1чЭ ю 05

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 06 F 13 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

3(, р-: .

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMV СВИДЕТЕЛЬСТВУ

1

y j

Ф

%Ф (21) 4130438/24-24 (22) 30.06.86 (46) 30.12.87. Бюл. № 48 (72) О. В. Вавинова и В. Н. Вавинов (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1144113, кл. G 06 F 13/00, 1983.

3.059.021 ТО. Устройство сопряжения вычислительных машин УСВМ А71118. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ЭВМ С ПЕРИФЕРИЙНЫМ УСТРОЙСТВОМ (57) Устройство относится к вычислительной технике и может быть использовано для сопряжения электронных вычислитель„„SU„„1363226 А1 ных машин, имеющих общесистемный интерфейс типа «Общая шина», с периферийным устройством, имеющим интерфейс ЕС

ЭВМ. Целью изобретения является повышение достоверности передаваемой информации. Устройство содержит блок микропрограммного управления, мультиплексор, узел контроля информации, дешифратор состояний, три регистра управления, регистр адреса, регистр команды, шифратор, формирователь контрольного разряда, дешифратор, регистр признаков, регистр байта состояния, регистр байта уточненного состояния, дешифратор адреса, узел контроля четности, узел синхронизации. 1 з.п. ф-лы, 13 ил.

1363226

Изобретение относится к вычислительной технике и может быть использовано для сопряжения электронных вычислительных машин (ЭВМ), имеющих общесистемный интерфейс типа «Общая шина» (ОШ) с периферийным устройством, имеющим интерфейс ЕС ЭВМ.

Цель изобретения — повышение достоверности передаваемой информации и расширение номенклатуры сопрягаемых устройств.

В данном устройстве осуществляется сопряжение вычислительной машины с интерфейсом «ОШ» СМ вЂ” 4 с печатающим устройством ЕС вЂ” 7040.

Устройство для сопряжения подключается к СМ вЂ” 4 через контроллер БЭ810 — 0,2 М, БЭ812 — 012 М (3.043.016 — 01 ТО), который не входит в состав изобретения и предназначен для подсоединения печатающего устройства СМ6304.01.

На фиг. 1 представлена блок-схема устройства для сопряжения ЭВМ с периферийным устройством; на фиг. 2 — функциональная схема блока микропрограммного управления; на фиг. 3 — функциональная схема узла синхронизации; на фиг. 4 — функциональная схема узла контроля информации; на фиг. 5 — функциональная схема третьего регистра управления; на фиг. 6— функциональная схема регистра признаков; на фиг. 7 — функциональная схема регистра адреса; на фиг. 8 — функциональная схема регистра команды; на фиг. 9— функциональная схема регистра байта состояния; на фиг. 10 — функциональная схема дешифратора состояния; на фиг. 1!—

13 — алгоритм работы блока микропрограммного управления.

Устройство для сопряжения ЭВМ с периферийным устройством (фиг. 1) содержит мультиплексор 1, регистр 2 команды, регистр

3 адреса, шифратор 4, формирователь 5 контрольного разряда, третий регистр 6 управления, дешифратор 7, регистр 8 признаков, узел 9 контроля информации, узел 10 синхронизации, блок 11 микропрограммного управления, регистр 12 байта состояния, регистр 13 байта уточненного состояния, дешифратор 14 состояний, дешифратор 15 адреса, узел 16 контроля четности, второй

17 и первый 18 регистры управления, шину 19 группы информационных входов устройства с ЭВМ, шину 20 управляющего входа с ЭВМ, шину 21 группы управляющих выходов устройства на ЭВМ, шину 22 группы информационных выходов устройства на периферийное устройство, шину 23 группы управляющих выходов устройства на периферийное устройство, шину 24 группы информационных входов устройства с периферийного устройства, шину,25 группы управляющих входов устройства с периферийного устройства, вход 26 «Пуск устройства», установочный вход 27 устройства, шину 28 группы информационных вы5

2 ходов регистра 2, шину 29 группы информационных выходов регистра 3, шину 30 группы информационных выходов шифратора 4, шину 31 информационного выхода формирователя 5, шину 32 группы управляющих входов мультиплексора 1, шины 33 первого и

34 второго синхровыходов узла 10, шину 35 группы информационных входов регистра 6, шину 36 первой группы информационных входов регистра 8, шину 37 второй группы информационных входов регистра 8, шину 38 группы выходов регистра 8, шину 39 разрешающего входа узла 9, шину 40 группы разрешающих входов узла 9, шину 41 группы выходов узла 9, шину 42 группы информационных входов регистра 18, шину

43 группы информационных входов регистра 17, шину 44 группы информационных выходов регистра 12, шину 45 группы информационных выходов регистра 13, шину 46 группы выходов дешифратора 14, шину 47 выхода дешифратора 15, шину 48 выхода узла 16, шину 49 разрешающего входа регистра 12, шину 50 разрешающего входа регистра 13 и шину 51 входа остановки узла 10.

Блок 11 микропрограммного управления (фиг. 2) состоит из регистра 52, дешифратора 53, шифратора 54 переходов и элементов ИЛИ 55 — 63.

Узел 10 синхронизации (фиг. 3) выключает в себя генератор 64 импульсов, триггеры 65 и 66 и элементы И 67 — 70.

Узел 9 контроля информации (фиг. 4) образуют регистр 71, элемент 72 сравнения, элемент И 73, счетчик 74, дешифратор 75, элементы И 76 и 77 и элемент ИЛИ 78.

Третий регистр 6 управления (фиг. 5) содержит триггеры 79 и 80 и элементы

ИЛИ 81 и 82.

Регистр 8 признаков (фиг. 6) выполнен на регистре 83 и элементах И 84 и 85, регистр 2 команды (фиг. 7) — на элементе HE 86, регистр 3 адреса (фиг. 8) на элементе НЕ 87, регистр 12 байта состояния (фиг. 9) — на регистре 88 и элементе И 89 (регистр 13 выполнен аналогично).

Дешифратор 14 состояний содержит (фиг. 10) элемент И 90, элемент ИЛИ 91 и элементы И 92 — 94.

Мультиплексор 1 состоит из сдвоенных селекторов-мультиплексоров 4 в 1.

Шифратор 4 выполнен в виде программируемого постоянного запоминающего устройства, входные адреса которого представляют собой двоичные комбинации исходного кода, а содержимое ячеек по данным адресам является выходными кодами.

Дешифратор 15 адреса представляет собой дешифратор, настроенный на определенный код.

Формирователь 5 контрольного разряда и узел 16 контроля четности выполнены

1363226 на восьмиразрядной схеме контроля четности М2.

На шинах, обозначенных на фиг. 1 — 10, формируются сигналы следующего значения: шина 19 — информационная шина (ДО—

Д7) — П, используемая для передачи команд и данных из ЭВМ; шина 20 «СТР— П» (строб) — сигнал, указывающий на наличие байта информации на шине 19; шина 21 — -1

«ЗП вЂ” П» — сигнал запроса, указывающий что устройство для сопряжения может принять байт информации из ЭВМ; шине 21 — 2

«ГП вЂ” П» — сигнал готовности устройства для сопряжения к работе с ЭВМ; шина 22 — информационная шина ШИН вЂ” К (0...7К), служащая для передачи адреса, команд и данных в периферийное устройство; шина

23 — 1 «РАБ — К» (работа) — сигнал управления, используемый для разрешения подключения периферийного устройства; шина 23 — 2 «АДР— К» — сигнал идентификации, указывающий, что на ШИН вЂ” К находится адрес периферийного устройства; шина

23 — 3 — «ВБР— К» (выборка) — сигнал управления; шина 23 — 4 — «РВБ — К» (разрешение выборки) — сигнал управления; шина 23 — 5 «УПР— К» — сигнал идентификации, означающий выдачу байта команды на ШИН вЂ” К (как ответ на сигнал «АДР—

А») или «Останов» (как ответ на сигнал

«ИНФ вЂ” А»); шина 23 — 6 «ИНФ вЂ” К» — сигнал идентификации, указывающий, что принят байт состояния периферийного устройства (как ответ на сигнал «УПР— А») или указывающий, что информация, передаваемая в периферийное устройство, находится на ШИН вЂ” К (как ответ на сигнал «ИНФ—

А»); шина 24 — информационная шина

ШИН вЂ” А (0...7К), используемая для передачи адреса и информации о состоянии из периферийного устройства; шина 25 — 1

«РАБ — А» — сигнал указывающий, что периферийное устройство с требуемым адресом подключилось; шина 25 — 2 «АДР— А»вЂ” сигнал идентификации, указывающий, что на ШИН вЂ” А находится адрес периферийного устройства; шина 25 — 3 «УПР— А» сигнал идентификации, указывающий, что на

ШИН вЂ” А находится байт состояния периферийного устройства; шина 25 — 4 «ИНФ—

А» — сигнал идентификации, указывающий, что периферийному устройству требуется получить или передать байт информации; шина 26 — сигнал «Пуск»; шина 27 — сигнал «Установка»; шина 28 — информационная шина команды «Уточнить состояние», (0...7К); шина 29 — шина адреса периферийного устройства (0...7К); шина 30 — шина информации, полученной из ЭВМ, после преобразования; шина 31 — значение контрольного разряда информации шины 30; шина 32 — сигналы управления мультиплексором, 32 — 1 — первый управляющий вход, 32 — 2 — второй управляющий вход; шина

33 — синхроимпульсы 2; шина 34 — синхроимпульсы 1; шина 35 — сигналы управления узлом 6, обеспечивающие передачу на ШИН вЂ” К команды «Уточнить состояние» (35 — 1) «УТС 11IHH — К», адреса (35 — 4)

«А - ШИН вЂ” К», данных с ЭВМ (35 — 3)

«Д — ШИН вЂ” К» и сброс триггеров узла 6 (35 — 2) «ШИН вЂ” К вЂ” ю-О»; шина 36 — признак поступления из ЭВМ команды «Записать» (36 — 1) или «Управление» (36 — 2); !

О шина 37 — сигналы записи признака выполнения команд «Записать» и «Управление»

«(ЗПС \/ УПР) — э1» 137 — 1), признака выполнения команды «Уточнить состояние>.

«УТС 1» (37 — 2), сброс признака команды

15 «Уточнить состояние» (37 — 3); шина 38— признак выполняемой команды: 38 — 1

«Записать» (ЗПС), 38 — 2 — «Управление» (УПР), 38 — 3 — «Уточнить состояние» (УТС); шина 39 — сигнал сброса счетчика и сумматора знаков «СчЗН», СмЗН вЂ” р О»;

20 шина 40 — 1 — сигнал управления счетчиком знаков «+СчЗн»; шина 40 — 2 — сигнал управления сумматором «+СмЗн»; шина

41 — 2 — сигнал СчЗн = 129»; шина

41 — 1 — сигнал «СмЗн» правильная»; ши25 на 42 — запись управляющих сигналов для

ЭВМ в регистр 18; шина 42 — 1 — «ЗП вЂ” П вЂ”.э — 1» — запись «1» в 1-й разряд; шина

42 — 2 — «ГП вЂ” П «О» — запись «О» во 2-й разряд; шина 42 — 3 — «ГП вЂ” П вЂ”. 1» — запись «1» во 2-й разряд; шина 42 — 4

З0 «ЗП вЂ” П «О» — запись «О» в 1-й разряд; шина 43 — запись управляющих сигналов для периферийного устройства в регистр 17; шина 43 — 1 — «УПР— К вЂ” 1» — запись «1» в 1-й разряд; шина 43 — 2 — «УПР— К вЂ” «О»вЂ” запись «О» в 1-й разряд; шина 43 — 3

«ИНФК 1» — запись «1» во 2-й разряд; шина 43 — 4 — «ИНФ-К вЂ” О» — запись

«О» во 2-й разряд; шина 43 — 5 — «РВБ-К, ВБР-К вЂ” 0» — запись «О» в 3-й разряд; шина 43 — 6 — «РВБ-К, BBP-К вЂ” - 1» — запись «1» в 3-й разряд; шина 43 — 7

«АДР-К вЂ”. 1» — запись «1» в 4-й разряд; шина 43 — 8 «АДР-К О» — запись «О» в

4-й разряд; шина 43 — 9 «РАБ-К вЂ” 1» — запись «1» в 5-й разряд; шина 43 — 10

«РАБ-К О» — запись «О» в 5-й разряд; шина 44 — байт состояния периферийного устройства РгБС» (0...7); шина 45 — байт уточненного состояния периферийного устройства «РгБУС» (0....7); шина 46 — -1 — призкак выполнения команды «РгБС (5 Л 7) ь шина 46 — 2 — сбой периферийного устройства, «Сбой ПУ»; шина 46 — 3 — «БС

= 00000000; шина 46 — 4 — «БС = 00001000»;. шина 47 — признак правильного адреса

«АДР прав.»; шина 48 — признак правильной четности «Чет. прав»; шина 49 — сигнал записи байта состояния в регистр 12

«Запись РгБС»; шина — 50 сигнал записи байта уточненного состояния в регистр 13

«Запись РгБУС»; шина 51 — сигнал

«Стоп».

1363226

5

Блок 11 микропрограммного управления (фиг. 2) предназначен для управления работой узлов и регистров предлагаемого устройства. Он функционирует в соответствии с алгоритмом, приведенным на фиг. 1! — 13. Входы логических условий блока 11 представлены на схеме алгоритма в виде ромбиков, а микрокоманды в виде прямоугольников. Каждой микрокоманде ставится в соответствие определенное состояние регистра 52 микрокоманд. Для реализации 27 состояний требуется 5 разрядов регистра. Эти состояния дешифратора совпадают с нумерацией состояний регистра микрокоманд. Кодирование состояний может быть различным. Шифратор 54 переходов служит для выработки сигналов, необходимых для перевода регистра 52 микрокоманд из предыдущего состояния в последующее в соответствии с алгоритмом. Шифратор 54 переходов представляет собой группы шифраторов, настроенных на определенный код, образуемый сигналом с выхода дешифратора 53 и входами логических условий (шины 38, 41, 46—

48, 25, 20) с целью выработки сигналов на информационные входы регистра 52.

Одноименные выходы группы шифраторов объединяются элементами ИЛИ, также входящими в состав шифратора 54. Микрокоманды состоят из микроопераций, вырабатываемых одновременно. Элементы ИЛИ

55 — 63 служат для объединения одноименных микроопераций. Изменение состояний регистра микрокоманд осуществляется под действием синхроимпульсов, поступающих по. шине 34.

При поступлении установочного сигнала по шине 27 регистр 52 устанавливается в состояние «О». На выходе

«О» дешифратора 53 сигнал принимает значение «1», а шифратор 54 формирует сигналы на информационных входах регистра

52 таким образом, что при поступлении синхроимпульса по шине .34 регистр 52 устанавливается в состояние «1». Оно дешифрируется на выходе «1» дешифратора 53 и соответствует микрооперациям «А ШИНК» (шина (35-4) и «РАБ-К вЂ” э 1» (шина

42-9). При этом шифратор 54 подготавливает регистр 52 для перевода в следующее состояние. Таким образом, на шинах

50, 39, 40, 37, 35, 42, 49, 43 и 51 формируются управляющие сигналы для узлов и регистров устройства для сопряжения.

Узел 10 синхронизации (фиг. 3) служит для выработки последовательности синхроимпульсов на узлы и регистры устройства для сопряжения. После поступления установочного сигнала по шине 27 триггер 65 находится в состоянии «О» и запрещает прохождение синхроимпульсов с генератора 64 через элемент И 68. После поступления сигнала «Пуск«на вход 26 триггер 65 устанавливается в «1» и разрешает про

5 !

О !

45 хождение синхроимпульсов с генератора 64 через элемент И 68 на схему делителя частоты, выполненную на триггере 66 и элементах И 69 и 70. Синхроимпульсы 1 по шине 34 поступают на регистр 52 блока ll, а синхроимпульсы 2, сдвинутые относительно синхроимпульсов 1, служат для стробирования выходных сигналов блока 11.

Формирование синхроимпульсов продолжается до поступления по шине 51 сигнала

«Стоп» через элемент И 67, служащий для стробирования, на триггер 65.

Узел 9 контроля информации (фиг. 4) служит для контроля информации, поступающей из ЭВМ: осуществляет поразрядное суммирование информации, поступающей из

ЭВМ по шине 19, под действием управляющего сигнала «+СмЗн» с шины 40 — 2 и сравнение полученной суммы с контрольной на элементе 72. При их совпадении сигнал «СмЗн прав.» поступает на шину 41—

1. Счетчик 74 подсчитывает число знаков данных, поступивших из ЭВМ, по сигналам

«+СчЗн» с шины 40 — 1. Из ЭВМ поступает 128 знаков данных для печати одной строки, 129-м знаком поступает контрольная сумма. Дешифратор 72 служит для выявления момента поступления контрольной суммы. Сигнал «СчЗн-129» следует на шину

41 — 2. Элементы И 73, 76 и 77 служат для стробирования управляющих сигналов с блока 11. Элемент ИЛИ 78 — для объединения установочного сигнала с шины 27 и сигнала «СчЗн, СмЗн О» с шины 39.

Регистр 6 (фиг. 5) предназначен для управления мультиплексором 1. При поступлении по шине 35 — 3 сигнала «Д вЂ” э ШИН-К триггеры 79 и 80 устанавливаются в «1».

Сигналы с выходов триггеров по шине 32 передаются на управляющие входы мультиплексора 1. Код «11» соответствует передаче через мультиплексор 1 данных с ЭВМ.

При поступлении по шине 35-4 сигнала

«Адр — э ШИН-К» триггер 79 устанавливается в состояние «1». Код «10» на шине 32 соответствует передаче через мультиплексор адреса с регистра 3. При поступлении по шине 35 — 1 сигнала «УТС

ШИН-К» триггер 80 устанавливается в состояние «1». Код «01» на шине 32 соответствует передаче через мультиплексор 1 кода команды с регистра 2. При поступлении по шине 35 — 2 сигнала «ШИНК вЂ”.

О» триггеры 79 и 80 устанавливаются в состояние «О».

Регистр 8 признаков (фиг. 6) служит для фиксации типа выполняемой команды.

При поступлении сигнала «(ЗПС / УПР) — — 1» с шины 37 — 1 1-й разряд регистра 83 устанавливается в состояние «1», если с шины 36 — 1 поступает команда .«Записать», 2-й разряд регистра 83 устанавливается. в состояние «1», если на шину 36 — 2 поступает команда «Управление». При поступле1363226

45

50 нии сигнала «УТС -«1» по шине 37-2 3-й разряд регистра 83 устанавливается в состояние «1», а 1-й и 2-й разряды — в состояние «О». Запись в регистр осуществляется при поступлении синхроимпульса 2 по шине 33. Признаки выполняемых команд по шине 38 поступают на входы логических условий блока 11.

Регистр 2 команды (фиг. 7) служит для генерации кода команды «Уточнить состояние». С выхода регистра информация поступает по шине 28 на мультиплексор 1.

Регистр 3 адреса (фиг. 8) предназначен для генерации адреса периферийного устройства. С выхода регистра 3 информация поступает по шине 29 на мультиплексор 1.

Регистр 12 (фиг. 9) используется для хранения байта состояния, поступившего с периферийного устройства по шине 24.

Запись в регистр осуществляется по сигналу

«Запись РгБС» с шины 49, стробируемому на элементе 89 И синхроимпульсами 2, поступающими с шины 33.

Регистр 13 служит для хранения байта уточненного состояния, поступившего с периферийного устройства по шине 24. Структура регистра аналогична регистру 12. Запись в регистр 13 осуществляется по сигналу «Запись РгБУС» с шины 50.

Дешифратор 14. состояния (фиг. 10) предназначен для анализа информации, поступающей по шине 44 с регистра байта состояния по шине 45 с регистра байта уточненного состояния и по шине 24 с периферийного устройства. Сигнал «РгБС !

5 / 7) на выходе элемента И 90 принимает значение «1», если байт состояния с шины 44 содержит признак «ВУ кончило» (5-й разряд) и не содержит признака 7-го разряда. Сигнал на выходе элемента ИЛИ 91

«Сбой ПУ» принимает значение «1», если байт состояния (шина 44) содержит признак

6-го разряда или хотя бы один разряд байта уточненного состояния (шина 45) имеет ненулевое значение. Условием правильного завершения начальной выборки периферийного устройства является поступление нулевого байта состояния при выполнении команд «Записать» и «Уточнить состояние» и наличие указателей при выполнении команды «Управление». На элементах И 92—

94 формируются сигналы «БС-00000000» (шина 46-3) и «БС = 00001000» (шина

46 — 4) .

Мультиплексор 1 служит для передачи кода адреса с генератора 3 при коде «10» на управляющих входах мультиплексора, кода команды «Уточнить состояние» с генератора 2 при коде «01» и информации с преобразователя 4 при коде «11».

Шифратор 4 предназначен для преобразования информации из КОИ-7 (СМ-4) в ДКОИ (ЕС) .

Формирователь 5 формирует контрольный разряд информации, поступающей с шифратора 4. Контрольный разряд дополняет сумму разрядов информации до нечетности.

Дешифратор 15 служит для контроля адреса, поступающего из периферийного устройства по шине 24. Если его код совпадает с заданным, то сигнал «Адр прав.» выдается по шине 47 на блок 11.

Узел 16 предназначен для контроля четности информации, поступающей из периферийного устройства по шине 24. Еспи контрольный разряд дополняет сумму. разрядов информации до нечетности, то сигнал

«Чет. прав.» по шине 48 выается на блок 11.

Регистр 17 служит для формирования управляющих сигналов для периферийного устройства. Запись информации с шины 43 в регистр 17 производится синхроимпульсами

2, поступающими по шине 33. С выходов регистра сигналы «РАБ-К«, «АДР-К», «ВБРК» «РВБ-К», «УПР-К», «ИНФ-К» поступают по шине 23 в периферийное устройство.

Регистр 18 формирует управляющие сигналы для ЭВМ. Запись в регистр производится синхроимпульсами 2 по шине 33.

С выходов регистра 18 сигналы «ЗП вЂ” П» и «ГП вЂ” П» поступают по шине 21 в ЭВМ.

Устройство работает следующим образом.

Установочный сигнал с входа 27 устанавливает элементы устройства для сопряжения в исходное состояние. При поступлении сигнала «Пуск» с входа 26 узел 10 начинает вырабатывать последовательность синхроимпульсов на узлы устройства. Устройство для сопряжения формирует последовательность сигналов начальной выборки периферийного устройства согласно алгоритму (фиг. 11 — 13). Блок 11 вырабатывает сигналы «РАБ-К вЂ”.«1» (43 — 9) и «А ШИН-К» (35 — 4). Первый сигнал поступает в регистр

17, где формируется управляющий сигнал

«РАБ-К», следующий на шину 23 — 1. Второй сигнал поступает на регистр 6. Он обеспечивает передачу адреса периферийного устройства из регистра 3 через мультиплексор 1 на информационную шину 22.

Согласно временной диаграмме интерфейса ЕС-ЭВМ блок 11 вырабатывает последов а тел ьно си гн ал ы «АД P- К вЂ” з. 1» (43 — 7) и «РВБ-К, ВБР-К -«1» (43 — 6) на регистр 17. При этом на шину 23 последовательно поступают сигнал идентификации

«АДР-К» и управляющие сигналы «ВБР-К», «РВБ-К». Если периферийное устройство опознало свои адрес и находится в готовности, то оно отвечает сигналом «РАБ — А» по шине 25 — 1. При этом блок 11 вырабатывает сигнал «АДР— К «О» (43 — 8) и на шине 23 — 2 сбрасывается сигнал «АДР-К».

Периферийное устройство выдает сигнал

«АДР— А» на шину 25 — 2, сопровождающий байт адреса на шине 24 ШИН вЂ” А. «АДР— А»

1363226

55 поступает в блок 11, а байт адреса в дешифратор 15.,Если адрес не совпадает с заданным, то блок 11 выдает сигнал «Стоп» по шине 51 в узел 10. Происходит запрет синхроимпульсов, и работа прекращается. Если адрес правильный, то блок 11 вырабатывает сигналы «ЗП вЂ” П - - 1» (42 — 1) и «ГП вЂ” П вЂ” э 1» (42 — 3) в регистр 18, откуда сигналы «ЗП вЂ” П» и «ГП вЂ” П» передаются по шине 21 в ЭВМ. Сигнал «Д вЂ”. ШИН-К» из блока l I по шине 35 — 3 поступает в регистр 6, чтобы подготовить мультиплексор для передачи информации из ЭВМ.

Если ЭВМ готова к работе, то выдает по шине 19 код команды. Его сопровождает сигнал «СТР— П» по шине 20. После шифратора 4 формируется контрольный разряд кода команды в формирователе 5, и команда через мультиплексор 1 передается на шину 22 ШИН вЂ” К периферийного устройства

Блок 11 выдает сигнал «(ЗПС / УПР) — - 1» по шине 37 — 1 в регистр 8. При этом в регистре 8 фиксируется, какая команда поступила из ЭВМ: «Записать» или «Управление». Блок 1 вырабатывает сигнал «УПРК - 1» (43 — 1) в регистр 17. С выхода регистра 17 сигнал идентификации «УПР-К» поступает на шину 23 — 5 в периферийное устройство. Он сопровождает код передаваемой команды.

После принятия команды периферийное устройство сбрасывает сигнал «АДР— А».

При этом блок 11 вырабатывает сигналы

«УПР-К вЂ” О» (43 — 2) и «ЗП вЂ” П вЂ” - О» (42 — 4), передаваемые через регистры 17 и

l8 соответственно на шины 23 — 5 и 21 — 1, а также сигнал «ШИН-К . О» (35 — 2) в регистр 6 для запрета передачи информации на ШИН-К.

Периферийное устройство выставляет сигнал «УПР— А» на шине 25 — 3 и байт состояния на информационной шине 24

ШИН вЂ” А. По сигналу с блока 1! «Запись РгБС» (49) байт состояния записывается в регистр 18. Блок 11 проверяет правильность четности байта состояния по сигналу 48 с узла 16: если неправильная, то выдается сигнал «Стоп» (51) в узел 10, а если правильная, то блок 11 осуществляет анализ сигналов с узла 14 (46 — 1, 46 — 2). При выполнении команды «Управление» байт состояния должен быть с указателем «Канал кончил: (БС = 00001000), а при командах «Записать» и «Уточнить состояние» вЂ” нулевым. Если байт состояния неправильный, то блок I I вырабатывает сигнал «Стоп» (51), а если правильный, то блок 11 выдает сигнал «ИНФ-К вЂ” «1» (43 — 3) в регистр 17, с выхода которого сигнал «ИНФ вЂ” К» подается по шине 23 — 6 в периферийное устройство. Периферийное устройство снимает сигнал «УПР— A» (25 — 4). В ответ блок 11 выдает сигнал

«ИНФ-К - О» (43 — 4) в регистр 17, сбра5

1О !

10 сывая сигнал «ИНФ-К» на шине 23 — 5. На этом этап начальной выборки заканчивается и начинается передача данных.

Если выполняется команда «Записать» и сигнал «ЗПС» (38 — 1) приходит с регистра 8 на вход логического условия блока 11, то периферийное устройство дает запрос «ИНФ вЂ” А» по шине 25 — 4 на передачу ему байта данных. Блок 11 вырабатывает сигнал «ЗП вЂ” П вЂ” э 1» (42 — 1) .

Сигнал «ЗП вЂ” П» с регистра 18 поступает по шине 21 — 1 в ЭВМ. Одновременно сигнал с блока 11 «Д — ШИН вЂ” К» (35 — 3) поступает на регистр 6, разрешая мультиплексору передачу данных из ЭВМ. ЭВМ передает байт данных на шину 19 и стробирующий сигнал «СТР— П» на шину 20.

Через шифратор 4 и мультиплексор 1 данные передаются по шине 22 в периферийное устройство.

Блок 11 вырабатывает сигнал «+ IСчЗн» в узел 9 для счета числа данных, переданных в периферийное устройство. Если не все знаки строки переданы, т.е. СчЗн

129 (41 — 2), то блок 11 выдает сигнал «ИНФ-К -э- 1» (43 — 3) в регистр 17, с выхода которого сигнал «ИНФ-К» поступает на шину 23 — 6, сопровождая байт данных в периферийное устройство. Одновременно блок 11 выдает сигнал «+СмЗн» (40 — 2) в узел 9 для контрольного суммирования данных. После приема байта данных периферийное устройство снимает сигнал «ИНФА» (25 — 4) . Тогда устройство для сопряжения снижает сигналы «ИНФ-К» (23 — 6) и «ЗП вЂ” П» (21 — 1), а ЭВМ снимает сигнал «СТР— П» (20) .

Периферийное устройство вновь дает запрос «ИНФ вЂ” А» по шине 25 — 4 на передачу ему байта данных. Устройство для сопряжения запрашивает данные у ЭВМ, передает в периферийное устройство, подсчитывает число переданных и контрольную сумму. 129-м знаком из ЭВМ поступает контрольная сумма. Если она не совпадает с полученной в узле 9, то блок 11 вырабатывает сигнал «Стоп» (51), а если сумма правильная, то блок 11 выдает сигналы

«ЗПП вЂ” э- О» (42 — 4), «СмЗн, СчЗн О» (39), «ШИН-К вЂ” - О» (35 — 2) соответственно через регистр 18 на шину 21, на узел 9 и регистр 6. Далее блок 11 и регистр 17 вырабатывают сигнал «УПР— К» на шину 23 — 5, что означает окончание операции «УПР— К» и сбрасывается после сброса «ИНФ вЂ” А» (43 — 2) .

После завершения выполнение команды периферийное устройство посылает байт состояния по шине 24, сопровождаемый идентификатором «УПР— А» по шине 25 — 3. По сигналу «Запись РгБС» (49) с блока 11 происходит запись байта состояния в. регистр

12. В узле 16 проводится контроль байта состояния на четность: если четность правильна, то блок ll и регистр 17 выраба1363226

12 тывают сигнал «ИНФ-К» на шину 23 — 6, что дает возможность периферийному устройству сбросить «УПР— А», и снимать сигналы «ВБР— К» (23 — 3) и РВБ — К» (23—

4), что дает разрешение периферийному устройству на отключение от интерфейса.

После сброса периферийным устройством сигнала «РАБ — А» на шине 25 — 1 устройство для сопряжения сбрасывает «ИНФ-К» на шине 23 — 6. После этого происходит анализ полученного байта состояния. Ок должен содержать указатель «ВУ кончило» (5-й разряд) и не содержать указателя

«Особый случай» (7-й разряд). В противном случае блок 11 вырабатывает сигнал

«Стоп». Если названные указатели правильные «РгБС (5 / 7)» (46 — 1), то блок 11 вы- дает сигнал «УТС - - 1» (37 — 2) в регистр 8 для сброса триггеров команд «Записать» и «Управление» и установки в состояние «1» триггера команды «Уточнить состояние».

Устройство для сопряжения вырабатывает команду «Уточнить состояние» всегда после основной команды («Записать» или

«Управление») . Она дает возможность получить подобные сведения о себе или ошибке, появившейся при выполнении основной команды.

При выработке последовательности сигналов начальной выработки код команды

«Уточнить состояние» передается с регистра 2 через мультиплексор 1 на шину 22 в периферийное устройство. Мультиплексор 1 управляется регистром 6,. на вход которого с блока 11 приходит сигнал «УТС вЂ” ШИН-К» (35 — 1). В регистр 12 байты состояния, полученные при выполнении команды «Уточнить состояние», не записываются, чтобы сохранить байты состояния, полученные при выполнении основной команды.

После окончания последовательности сигналов начальной выборки периферийное устройство выдает байт уточненного состояния на шину 24 и сигнал идентификации

«ИНФ вЂ” А» на шину 25 — 4. По сигналу

«Запись РгБУС» (50) с блока 11 байт уточненного состояния записывается в регистр 13. В узле 16 проводится его контроль на четность.

После завершения последовательности сигналов окончания команды происходит анализ байта состояния, полученного при выполнении основной команды, и байта уточненного состояния в узле 14. Если байт состояния содержит указатель «Сбой в устройстве» или байт уточненного состояния содержит хотя бы один ненулевой указатель, то из узла 14 поступает сигнал «Сбой ПУ» (46 — 4) на вход логического условия блока 11. При этом блок 11 вырабатывает сигнал «Стоп» (51) . Если сбоя нет, то блок 11 выдает сигнал «УТС - О» (37 — 3) в регистр 8.

Следующая команда запрашивается у ЭВМ.

Формула изобретения

i. Устройство для сопряжения ЭВМ с периферийным устройством, содержащее мультиплексор, регистр адреса, узел контроля четности, формирователь контрольного разряда, регистр байта состояния и регистр байта уточненного состояния, причем группа информационных выходов мультиплексора образует группу выходов устройства для

15 подключения к группе информационных входов периферийного устройства, при этом группа выходов регистра адреса соединена с первой группой информационных входов мультиплексора, информационный вход которого соединен с выходом формирователя

При выполнении команды «Управление» передачи данных из ЭВМ нет. Завершение выполнения команды аналогично команде

«Записать». контрольного разряда, отличающееся тем, что, с целью повышения достоверности передачи информации и расширения номенклатуры сопрягаемых устройств, в него введены шифратор, регистр команды, дешифратор, три регистра управления, регистр признаков, узел. контроля информации, узел синхронизации, блок микропрограммного управления, дешифратор состояний и дешифратор адреса, причем группа входов шифратора соединена с группой информационных входов узла контроля информации и является группой входов устройства для подключения к группе информационных выходов

ЭВМ, первый вход логического условия блока микропрограммного управления является входом устройства для подключения к стробирующему выходу ЭВМ, группа информационных выходов первого регистра управления образует группу выходов устройства для подключения к группе управляющих входов ЭВМ, группа информационных выходов второго регистра управления образует группу выходов устройства для подключения к группе управляющих входов периферийного устройства, первая группа входов логического условия блока микропрограммного управления образует группу входов устройства для подключения к группе управляющих выходов периферийного устройства, группа информационных входов регистра байта состояния соединена с группами информационных входов узла контроля четности, дешифратора адреса, регистра байта уточненного состояния и первой группой входов дешифратора состояний и образует группу входов устройства для подключения к группе информационных выходов периферийного устройства, вход пуска узла синхронизации является входом пуска устройства, установочный вход узла синхронизации соединен с установочными входами первого, второго, третьего регистров управления, ре1363226

13 гистра признаков, узла контроля информации, блока микропрограммного управления регистра байта состояния, регистра байта уточненного состояния и является установочным входом устройства, при этом группа выходов регистра команды соединена с второй группой информационных входов мультиплексора, третья группа информационных входов которого соединена с группой информационных входов формирователя контрольного разряда, группой выходОв шифратора и с группой входов дешифратора, группа выходов которого соединена с первой группой информационных входов регистра признаков, вторая группа информационных входов которого соединена с первой группой выходов блока микропрограммного управления, вторая группа входов логических условий которого соединена с группой выходов регистра признаков, синхровход которого соединен с синхровходами первого, второго, третьего регистров управления, регистра байта состояния, регистра байта уточненного состояния и первым выходом узла синхронизации, второй выход которого соединен с синхровходом блока микропрограммного управления, первый выход которого соединен с входом остановки узла синхронизации, группа управляющих входов мультиплексора соединена с группой выходов третьего регистра управления, группа информационных входов которого соединена с второй группой выходов блока микропрограммного управления, третья группа входов логических условий которого соединена с группой выходов дешифратора состояний, вторая и третья группы входов которого соединены соответственно с группами выходов регистра байта состояния и регистра байта уточненного состояния, разрешающие входы которых соединены соответственно с вторым и третьим выходами блока микропрограммного управления, третья и четвертая группы выходов которого соединены соответственно с группами информационных входов второго и первого регистров управления, выходы дешифратора адреса и узла контроля четности соединены соответственно с вторым и третьим входами логического условия блока микропрограммного управления, четвертый выход которого соединен с разрешающим входом узла контроля информации, группа разрешающих входов которого соединена с пятой группой выходов блока микропрограммного управления, четвертая груп1О па входов логических условий которого соединена с группой информационных выходов узла контроля информации.

2. Устройство по п. 1, отличающееся тем, что узел контроля информации содержит регистр, счетчик, дешифратор, элемент сравнения, три элемента И и элемент ИЛИ, причем первые входы первого и второго элементов И образуют группу разрешающих вхо дов узла контроля информации, первый вход

2О третьего элемента И является разрешающим входом узла контроля информации, второй вход первого элемента И соединен с вторыми входами второго и третьего элементов

И и является синхровходом узла контроля информации, первый вход элемента ИЛИ

25 является установочным входом узла контроля информации, выходы элемента сравнения и дешифратора образуют группу информационных выходов узла контроля информации группа информационных входов регистра соединена с первой группой входов элемента

ЗО сравнения и образует группу информационных входов узла контроля информации, при этом в узле контроля инфЬрмации выходы первого и второго элементов И соединены соответственно с синхровходами регистра и счетчика, группы выходов которых соединены соответственно с второй группой входов элемента сравнения и группой входов дешифратора, выход третьего элемента И соединен с вторым входом элемента ИЛИ, выход которого соединен с установочными входами регистра и счетчика.

1363226

22

1

1

1

l363226

1363226

1363226

1363226

136322б

Составитель С. Пестмал

Редактор Л. Пчелинская Техред И. Верес Корректор М. Максимишинец

Заказ 5966/4! Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4