Устройство для цифровой фильтрации

 

Изобретение относится к в.ычислительной технике и информационноизмерительным системам и может быть использовано в системах для цифровой обработки сигналов, в частности изображений . Цель изобретения - повышение точности работы устройства Поставленная цель достигается за счет того, что в состав устройства входят сумматоры 1, 8, элемент задержки. 2, группы сумматоров 3, 6,7, группа элементов задержки 4, группа умножителей 5 и блок элементов И 9. 5 ил. CR Д71 , Л 1/7. 00 o со ю со yinf -ю 11

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (511 4 G 06 F 15/353

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Д,(у

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1!

К АBTOPCHOMV СВИДЕТЕЛЬСТВУ ййдо.. л)

j1 (?1) 3977065/24-24 (22) 20 ° 11.85 (46) 30.12.87. Бюл. 11 48 (71) Физико-механический институт им. Г.В.Карпенко (72) Л.В.Вариченко, P Á,Попович и М,А.Раков (53) 681.32(088,8) (56) Авторское свидетельство СССР

М 758166, кл. 8 06 F 15/353, 1980 °

Rabiner ? .R., Hchafer R.W. Recursive and nonrecursive realization of

digital filters designed by frequency sampling technigues. — IEEE Trans.

audio and electro-acoustics. 1971, ч. AU-19, 3 р. 200-207 °

„„SU„„1363249 A 1 (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТ

РАЦИИ (57) Изобретение относится к вычислительной технике и информационноизмерительным системам и может быть использовано в системах для цифровой обработки сигналов, в частности иэображений. Цель изобретения - повышение точности работы устройства, Поставленная цель достигается за счет того, что в состав устройства входят сумматоры 1, 8, элемент задержки„ 2, группы сумматоров 3, 6, 7, группа элементов задержки 4, группа умножителей 5 и блок элементов И 9. 5 ил, 1363249

Изобретение относится к вычислительной технике и информационно-измерительным системам и может быть использовано в системах для цифровой

5 обработки сигналов, в частности изображений.

Цель изобретения -. повышение точности работы устройства, На фиг,l представлена структурная схема устройства для цифровой фильтрации; на фиг.2 - схема блока элементов И; на фиг ° 3 элемент задержки; на фиг.4 - элементы задержки группы; на.фиг.5 - временные диаграммы, поясняющие работу устройства.

Устройство .(фиг,l) содержит первый сумматор 1, элемент 2 задержки, первую группу сумматоров 3, группу элементов 4 задержки, группу умножителей 5, третью 6 и вторую 7 группы сумматоров, второй сумматор 8, блок

9 элементов И, вход 10 отсчета, выход 11 отсчета, входы 12 задания коэффициентов. 25

Блок 9 элементов И (фиг.2) содержит р-входовой (р.= d/2, cL — длина импульсной характеристики устройства) элемент И 13 и группу двухвходовых элементов И 14 ° 30

Элемент 2 задержки (фиг ° 3) содержит группу сдвиговых регистров 15, группу элементов НЕ 16, тактовый вход 17 и вход 18 сброса, DR-вход регистра 15 при сдвиге вправс9, Q --d-й З5

0 информационный выход, Элемент 4 задержки группы (фиг.4 ) содержит регистр 19, группу элемен» тов НЕ 20, тактовый вход 21 и вход

22, сброса, В,,...,Э и,,...,Я вЂ” ин- 40 формационные входы и выходы соответственно регистра 19 °

Тактовые входы 21 элементов 4 задержки группы, а также их входы 22 сброса объединены. 45

Все сумматоры на фиг.l являются р разрядными, множимое и множитель во всех умножителях 5 - р-разрядные слова ° Связь блоков, перечеркнутая косой чертой, означает связь р разря- 50 дов, т.е. первый выход соединен с первым входом, второй выход - с вторым входом, ..., р-й выход - с р-м входом. Если на связи, перечеркнутой косой чертой, имеется стрелка с обозначением х2 (i= О, cL-1), то это значит, что при соединении организован циклический сдвиг вправо на разрядов, т,е, первый выход соединен с (+1) м входом, второй выход - с (i +2) м входом,, ° °,. (р-i)-й выходс р-м входом, (р-i+1)-й выход - с первым входом,(р-i+2)-й выход - с вторым входом, р-й выход — с i-м входом.

Структура устройства для цифровой фильтрации описывается выражением

d 1

Н(К)=(1-Ê 1),, (1- Е Z) а, (1) где

d-1 а = 6 + h(n)E "" (2) и-О

Все вычисления в выражениях (2 )и (1 ) при подстановке вместо переменной Е числа проводятся по модулю целого

-I числа 2 -1. Через Х обозначен об ратный к элементу Х в кольце многочленов от переменной Z над кольцом целых чисел по модулю 2 -l d — длиР на импульсной характеристики устрой ства; h(n) — промасштабированные и округленные до целых чисел отсчеты импульсной характеристики. В рассматриваемом случае d.=2р; Я= -2 °

Для того чтобы на выходе устрой ства Y(n)= (k) Х(п-k) получалась

k=a правильная арифметическая свертка, необходимо, исходя из возможных значений Х(п) и h(n), выбрать соответствующий модуль M = 2 -l согласно выражению: (1-1 (M-1)/2 7 Х(п) „,С h(k) . (3)

14 сО

При выборе модуля согласно (3) результат может находиться в пределах от О до И-1 ° Число 0 У. - (М-1)/2 интерпретируется как положительное число Х, а число (M+1)/2 Y М-1 как отрицательное число - (М-Y).

Точно так же должны представляться входные отсчеты и отсчеты импульсной характеристики. Указанное представление - это представление в виде р-разрядного обратного кода.

Устройство для цифровой фильтрации работает следующим образом.

Перед началом работы производится сброс в нуль элемента 2 задержки и элементов 4 задержки группы (фиг.5), т.е, принимается, что Х(-d.)=Х(-d+l)=

=Х(-d+2)=...=Х, -1)=0.

1-й (1 = О, 1, 2,, ° ° ) такт работы устройства начинается с приходом на его вход 10 отсчета Х(1). Далее происходит последовательное срабаты1363249

Часть устройства, состоящая из

m-го сумматора 3 и m-ro элемента 4 задержки, реализует передаточную функцию (1-(-1) 2 ), входящую во второй сомножитель в (1), Это равносильно реализации следующего соотношения между входной U(1) и выходной

7(1) последовательностями для данной части устройства:

55 ванне комбинационных схем от входа

10 к выходу 11 устройства, В процессе срабатывания комбинационных схем никакой записи информации в элементы

2 и 4 задержки не происходит. На входы соответствующих комбинационных схем поступают значения с выходов элементов задержки, записанные в них в (1-1)-м такте (1 = 1, 2,...). В 10 случае нулевого такта на выходах элементов задержки - нулевые значения после начального сброса. Запись информации в элементы задержки осуществляется с помощью тактовых импульсов, .15 подаваемых на входы 17 и 21 (фиг.5).

Часть устройства, состоящая из первого сумматора 1 и элемента 2 задержки, реализует передаточную функцию 1 Z, что является первым сомно- 20 жителем в (1). Это равносильно реализации следующего соотношения между входной X(1) и выходной (1(1) последо вательностями для данной части устройства:, 25

U(1) = X(j ) — X(1-d.).

На вход 10 устройства поступает отсчет X(l). На выходе элемента 2 задержки перед началом 1-ro такта имеется задержанный отсчет -X(l-d). 30

Знак минус реализуется введением группы элементов НЕ 16.

Сумматор 1 производит сложение

Х(1) и -Х(1-о.) по модулю 2 -1 за время, равное последовательному сумми- 35 рованию двух пар слов. Сначала суммируются поступающие числа, причем на выходе переноса сумматора 1 может появиться сигнал логической единицы.

Так как вес переноса равен 2, что - 40 совпадает с единицей по модулю 2 -1, то выход переноса сумматора 1 связан с его входом переноса, Появившийся перенос прибавляется к результату суммы сумматора, 1, Таким образом, на 45 выходах суммы сумматора 1 имеем число U(1) = Х(1) — X(1 †.) по модулю

2 -1, которое поступает на входы сум" маторов 3 первой группы.

Я1) = U(1) + (— ) 2 V(1 — 1).

На выходе элемента 4 задержки перед началом 1-го такта имеем отсчет

V(l-1). Он передается на второй вход сумматора 3 с коэффициентом (-1) ?, Знак минус в случае нечетного ш обеспечивается передачей инверсных выходов m-го элемента 4 задержки (т,е ° выходов элементов НЕ 20).

Умножитель 5 формирует 2р-разрядное произведение а„V(1). Так как 2 совпадает с единицей по модулю 2Р-1, то 2 (К=О, р-1) совпадает с 2 поэтому для приведения полученного произведения по модулю 2 -1 необходи мо к младшим р разрядам прибавить старшие р разрядов, Это выполняет сумматор 6 третьей группы сумматоров, Сумматоры 7 второй группы сумматоров складывают полученные произведения. Первый чз сумматоров группы складывает первые два произведения, затем второй из сумматоров группы к полученной сумме прибавляет третье произ ведение и т,д, Перенос k-го (k=1, й/? — ?) сумматора 7 второй группы, P имеющий вес единицы по модулю 2 -1, передается на вход переноса (k+1)-ro сумматора этой же группы.

Перенос (d./2-1)-ro сумматора второй группы прибавляется к числу, полученному на его выходах суммы, с по мощью второго сумматора 8.

Блок 9 элементов И служит для устранения неоднозначности представления нуля по модулю 2Р-1, Эта неоднозначность возникает из-за равенства

Р числа Il...! с нулем ло модулю у -I. р рае.

Блок 9 заменяет это число на нуль, а остальные числа пропускает .без изменений, Действительно, при укаэанном числе на выходе элемента И 1 3 - логический нуль, на выходах .элементов И

14 группы - также логические нули. В остальных случаях на выходе элемента

И 13 - логическая единица, и разряды числа пропускаются на выходы элементов И 14 группы без изменений, На выходе ll получаем отсчет Y(1) выходной последовательности устройства для цифровой фильтрации, После этого производится запись в элемент

2 задержки и элементы 4 задержки группы значений отсчетов, сформировавшихся в 1-м такте на их входах, для использования этих значений в

5 136 (1+1)-м такте. На этом 1-й такт работы устройства заканчивается.

Формула изобретения

Устройство для цифровой фильтрации, содержащее первый, второй, и третий сумматоры, входной элемент задержки, первый и второй элементы задержки, первую, вторую и третью группы умножителей, первую, вторую, третью и четвертую группы сумматоров, первую, вторую и .третью группы эле» ментов задержки, причем выход входного элемента задержки подключен к первому входу первого сумматора, выход суммы которого подключен к первому входу i-ro (i=2, d/2, d — длина импульсной характеристики) сумматора первой группы, входу i-го элемента задержки первой группы, первым входам второго и третьего сумматоров, выходы суммы которых подключены к входам соответственно первого и второго элементов задержки и к первым входам соответственно первого и (d/2+1)-ro умножителей первой группы, вторые входы которых являются входами задания соответственно первого и (й/2+1)-го коэффициентов первой группы устройства, входом задания i-го коэффициента первой группы которогоявляется первый вход i-ro умножителя .первой группы, второй вход которого подключен к выходу i-го сумматора второй группы и соединен с входом

i-ro элемента задержки второй группы, вход которого подключен к первому входу i-ro умножителя второй группы и входу i-ro элемента задержки третьей группы, выход которого подключен к первому входу i-ro сумматора третьей группы, выход которого подключен к первому входу i-ro сумматора второй группы, выход переноса которого подключен к входу переноса -го сумматора второй группы, выход переноса i-ro сумматора третьей .группы подключен к входу переноса i-го сумматора третьей группы, второй вход которого подключен к выходу i-го сумматора первой группы, выход переноса которого подключен к входу переноса i-ro сумматора первой группы, выход i-го элемента задержки первой группы подключен к первому входу i-ro умножителя третьей группы, второй вход которого является входом задания i-го

3249

° g-ro сумматора пятой группы, выход

55 коэффициента второй группы устройства, входом задания i-ro коэффициента третьей группы которого является второй вход i-го умножителя второй группы, выход переноса первого сумматора подключен к входу переноса первого сумматора, второй вход которого соединен с входом входного элемента задержки и является информационным входом устройства, выходы первого и второго элементов задержки подключены к вторым входам соответ» ственно второго и третьего сумматоров, выходы переноса которых подключены к входам переноса соответственно второго и третьего сумматоров, выход переноса и выход суммы i-го сумматора четвертой группы подключены соответственно к входу переноса и первому входу (i +1)-ro сумматора четвертой группы, о т л и ч а ющ е е с я тем, что, с целью повышения точности, в него введены пятая, шестая и седьмая группы сумматоров, четвертый сумматор и блок элементов

И, выходы старших и младших разрядов

J-ro ()=2, d/2+2) умножителя первой группы подключены соответственно к первому и второму входам j-ro сумма тора пятой группы, выход переноса которого подключен к входу переноса суммы первого сумматора пятой группы подключен к первому входу первого сумматора четвертой группы, вход переноса которого соединен с первым входом четвертого сумматора и является входом задания логического нуля устройства, информационным выходом которого является выход блока элементов И, входы которого подключены к выходам соответствующих разрядов четвертого сумматора, второй вход и вход переноса которого подключены соответственно к выходу суммы и вы ходу переноса d/2-го сумматора четвертой группы, второй вход 1-го (1=2, d/2+1) сумматора которой подключен к выходу (1+1)-го сумматора пятой группы, выходы старших и младших разрядов i-x умножителей второй и третьей групп подключены соответственно к первому и второму входам i-x сумматоров соответственно шестой и седьмой групп, выходы которых подключены к вторым входам i-x сумматоров соответственно второй и первой групп, а выходы переносов i-x сумма«

1363249

Разряды 5хйнаго стсчета и

ИнВ6рсные ражяЬ! юабержаннаее отсчета к н.д торов шестой и седьмой групп подключены к входам переноса i-x сумматоров соответственно шестой и седьмой групп.

1363249

18

21

Фиг.5

Составитель А,Баранов

Техред М.Дидьж Корректор 0. Кравцова

Редактор А,Маковская

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Заказ 6364/42

Производственно-полиграфическое предприятие, r„ Ужгород, ул. Проектная, 4