Устройство для коррекции ошибок
Изобретение относится к вычислительной технике, а именно к системам коррекции опптбок в каналах передачи блоков информации в последовательном коде, например при считывании информации с накопителем на магнитных лентах или магнитных дисках, и может быть использовано, в частности, для коррекщш информации, считьшаемой с ЗУ на цилиндрических магнитных доменах . .Целью изобретения является повышение точности обнаружения и исправ
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК )9) ()1) (50 4 29 0 ф), . °,юуr у
i j: ) ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
Ф (21) 4119423/24-24 (22) 30.06.86 (46) 07.02.88. Бвп. Р 5 (71) Московский энергетический институт (72) И.H.Андреева и Г.А.Бородин (53) 681.327 (088.8) (56) Хетагуров Я.А., Руднев 10.П. Повышение надежности цифровых устройств методами избыточного кодирования. М,: Энергия, 1974, с.71.
Зарубежная радиоэлектроника, 1985, h"- 7, с.11, рис. 4. (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ОШИБОК (57) Изобретение относится к вычислительной технике, а именно к системам коррекции ошибок в каналах передачи блоков информации в последовательном коде, например при считывании информации с накопителем на магнитных лентах или магнитных дисках, и может быть использовано, в частности, для коррекции информации, считываемой с
Зу на цилиндрических магнитных доменах. Целью изобретения является повы" шелле точности обнаружения и исправ13 ления ошибок путем использования кода Файра, Устройство содержит буферный блок 1 памяти, блок 2 выбора адреса, формирователь 3 сигнала обращения, счетчик 4, преобразователь 5 последовательного кода в параллельньш, блок 6 обнаружения ошибок, формирователи 9, 1Î импульсов, элемент
И-HE 11, элемент ИШ-HE 12, элемент
ИЛИ 13, коммутаторы 14, 15, регистр
16, блок управления 17, а также блок
7 памнт, r адресов ошибок и блок 8 памяти признаков ошибок, выполненные пз блоков постоянной памяти, Устройство обеспечивает обнаружение и коррекцию оап бок в информации, поступакг
:цей и последовательном коде на вход
72364
23 преобразователя 5, причем применение кода Файра позволяет при меньшем количестве контрольных разрядов исправлять пакеты ошибок большей длины, чем при применении кода БЧХ или кода Рида-Соломона. С выходов преобразователя 5 информация записывается в блок 1 байтами. Блок 6 позволяет выявлять признак ошибки и все необходимые данные для определения адреса ошибки с помощью блока 7.
Блок 8 определяет по признаку ошибки номера ошибочных разрядов, которые поступают в формирователи 18 четности, где производится коррекция информации, считанной из блока 1 по определенному в блоке 7 адресу. 7 ил.
Изобретение относится к вычислитеJTT ной Tехцнке, а именно к системам коррекции ошибок в каналах передачи блоков информацги в посл довательном
;оде, например при считывании ннфор- 5 мации с накопителей иа магнитных ленгах или магнитных дисков, и может бить пспользопано, в частности, для коррскц TTc па! ор ацнп, считываемой с
ЗУ на ц«зпцдрп Т .cêtTõ мы гнпп ных доме- 10 пых.
Целью изобретения является повышение точности обнаруже п я и исправления ошибок путем использования кода
Ф и-!ра
На фнг. 1 представлена функциональ.
Hëÿ схем» предлагаемого устройства и наиболее предпочт.пельного варианта
I выполнения блока запуска; на фиг. 27 — функциональные схемы наиболее
20 предп,тптельных вариантов выполнения соответственно блока обнаружения ошибок, блока выбора адреса, формироватг.зя сигнала обращения, блока памяти ".;(ресов ошибок, блока памяти признаноп ошибок и блока управления. !!реплагаемое устройство содержит (фнг.1) буферный блок 1 памяти, блок
2 выбора адреса, формирователь 3 сигнала обраще шя, счетчик 4, преобразователь 5 последовательного кода в пар аллея ь п гй, блок 6 обнаружения ошибок, блок 7 памяти адресов ошибок, блок 8 памяти признаков ошибок, первый 9 и второй 10 формирователи импульсов, элемент И-НЕ 11, элемент
ИЛИ-НЕ 12, элемент ИЛИ 13, первый 14 и второй 15 коммутаторы, регистр 16, блок 17 управления, формирователи 18 четности, вход 19 начальной установки, адресные входы 20, вход 21 управления режимом, вход 22 обращения, информационный вход 23, информационные выходы 24, первый 25 и второй 26 тактовые входы, выход 27 наличия ошибки и выход 28 наличия корректируемой ошибки.
На фиг. 1 изображен также блок 29 запуска, содержащий генератор 30 импульсов, триггер 31, элемент 32 и элем нт НЕ 33.
Блок 6 обнаружения ошибок содержит (фиг.2) регистры 34"38,каждый из которых состоит из триггеров 39 и формирователей 40 четности, счетчики 41-44, схемы 45 и 46 сравнения, элементы И 47-53, элементы HE 54-57, элементы ИЛИ 58, триггеры 59 и 60 и элемент ИЛИ-HE 61.
Блок 2 выбора адреса содержит (фиг.3) счетчик 62, коммутатор 63, элемент И 64 и элемент ИЛИ 65.
Формирователь 3 сигнала обращения содержит (фиг.4) элемент И 66, коммутатор 67, элемент р8 задержки и формирователь 69 сигналов.
1372364
Блок 7 памяти адресов ошибок содержит (фиг.5) блоки 70 и 71 постоян1ной памяти.
Блок 8 памяти признаков ошибок содержит (фиг.6) блоки 72 и 73 посто5 янной памяти.
Блок 17 управления (фиг.7) содержит на триггерах 74-76 счетчик 77, элементы И-НЕ 78 и 79, формирователи
80 и 81 импульсов, дешифратор 82,,элемент ИЛИ 83, RC-цепочка 84, конденсатор 85 и резистор 86.
Предлагаемое устройство работает следующим образом. 15
По входу 19 (фиг. 1) осуществляется начальная уста»ovl.а соответствующих блоков ycTpo)!crea. На вход 23 подают группу разрядов ))))формации (совмеcTHQ с пров< po l)il>2 и) 170 эрлд;l! и)) сопровождаемую тактовыми сиги)):)ам)) по входу 25 (для !()Д 3> такто)<а» частота oKQ.)о 1ОО кГц) . IIpeot>I>r)»
И-НГ 11 в схо<)н<згr состо»)пп) т t)o)
ЛОГ. 1 ° О t< ) ЧПК < О<о>ЕГIIPп с пх 7,,;i 25, )<рп е)) после в Ос ) „)О гo пь)пул).са Ira в),)>пзп е
35 счетчика 4 бу„ет 1<.,;)решающип )<отепциал, об:ci е ппзп) i 17 таково, что коммута:i îð 14 включен на пропуск информации от блока 72, коммутатор 15 включен )га пропуск информации or преобразователя 5, на элемент ИЛИ-III. 12 поступает улевой сигнал, на блок 2 поступает нулевой сигнал с выхода блока 17, а на элемент И-НЕ 11 поступает единичный сигнал. Таким образом, по прошествии определенного количества тактов, полезная информация записывается в блок 1 в виде байтов информации, Одновременно в блоке 6 происходит обнаружение ошибки. На выходах 27 и 28 появляются сигналы, свидетельствующие о наличии или отсутствии ошибок в считанной информации. При этом, если на выходе 27 имеется лог."0" нет ошибки, а если лог. "1" — есть ошибка; если на выходе 28 лог."0" некорректиру мая ошибка, а если лог. « < < 1 — корректируемая ошибка. Дальнейшая работа устройства может быть инициирована блоком 29, который вырабатывает последовательность тактовой частоты, достаточной для срабатывания элементов блока 6, например, до 1 ГНц. В зависимости от состояния выходов 27 и 28 возможны следующие режи.и-) рпботи устройства. 1i;) и <ходе 27 лог ° "0". Это ознаает, гго <з принятой информации ошибок нет и опа ))<7;)сот бить )Ic)IOJII>3o)JB ))а. 11;i ) <ходе 27 .гог. "1", а пп выхо,qe 8 лог, О, ОТО оз п )чает что в ;11»п)»то!) )i)!!)
< . ь<п;». ;ет б),)тl r)crroJ)b:ço));<)rа, 11;i «< «< 7 )< )!P ))!ГХ<7<)P 28 лог. 1 ..>Г<,7:зп;) )а<От <-ITO в Irp)t))»Tort il!(<1; p".!..!)!it1t )<. cTс» Ошибка и опа ,,ет Пнтi, скорректирована, Для этого и,) вхо)) 26 я<од)).ют тактовую частоту, Пг-te О))п)б) i<, — на вы) одах блока 6, подi, ночев)нх к блоку 7, и сигнал ошибки — а «ходе блока 9. Из блока 7 с<п)т) )))ается адрес первого ошибочного б, йга (всего может быть не более двух <7))<):бочных ба ITo))) который поступает п 6><ок 8 и в блок 2, где по задержан с му сигна )у с выхода формирователя 9 записи)зается по параллельному входу и сч"..) п)к 62. Одновременно блок 8 осу)<)ествляет выработку номеров ol!Blooчны)с разрядов, которые по )<ыходам ),акorriiTp)reit 72 и 73 поступают на соОтветствующие входы коммуTaTopa 14, а поскольку последний открыт для приема информации от блока 72, то признак ошибки первого ошибочного слова поступает на соответствующие входы фор,ац<ователей 18, В это время блок 17 органа зует работу устройства так, что IIOCJtepor)aTeJII)tn rto каждому из двух последовательн)О) адресов с ошибкамз) производится с п)тнпа1372364 ние и запись информации н блоке 1. Через з.темент И-ИЕ 11 устанавливается режим считывания, а через элемент H PI-Ш . 12 обеспечивается считывание 5 информации по первому адресу с опптбкой. Считанные данные поступают в регистр 16 и там записываются по сигналу с формирователя 10 спустя время, необходимое для выборки инфор- 10 мации из блока 1. Коммутатор 15 в этом режиме и далее н процессе коррекции устанавливается на прием информации от формирователей 18. Данные и признак ошибки и формиронателях 15 18 позволяют исправить опптбку, и скорректированные данные поступают 11л входы блока 1. Элемент И-IIF 11 «беспт 1 тзлет уста нотзку режимл записи, л сигнал «ерез э.1емент Ш!И--НЕ 12 20 обеспе запись скорректированцой 1111фсрмлцзш по тому же адресу, который затем увсличинается на единиц по снгнллу с блока 17. Затем вновь осуп(естнпяется считынание информа, ш, е» коррекция и запись н блок 1. л1411м о1«1«азо11, до прихода очередног. имп тел по входу 25 происходит нтя коррекция длззнь1х и сигнал на тз,;с де . 5 .1о>.eò служзтть концом опера11!T1(, Возы зкно обззлп1ение к блоку 1, нл1ЦЗ11МЕР, О Г н11ЕШНЕГО ПРОЦЕССОРа. ДЛЯ этol нл тзхеце 21 необходимо устано.п1ть режзю с пгг 1ял нпя, на тзходы 20 подать лдрес и11«.ересующей ячейки плмнти блока 1, 11л нхсд 22 подать сззгнлл обращения н на выходах 24 можно (через время считывания) полу:пзть 1111. ормлцию. Тлкззм обрлзом, и предлагаемо:s Устройств» збесзтечена возможность к «ррек ill! информлции с помощью кода Флйра, что позволяет исправлять па1 .ты 1ньп1бок бо п.шей длины при меньшем ко:1и«1естве проверочных разрядов, че"1 при использовании кода БЧХ или кода Гз1,1л-Соломона, Блок 6 позволяет обнару-живать опптбки в течение такта с знт11ззл1111я информации и исправлять их (точнее, выявлять признак ошибки и тзсс необходимые данные для выработки лпресл опптбктт) . Блок 6 предназзглчен для обработки пакетов информац«11з длиной до 1155 бит, включая проверочные 114«семнадцать бит. В конкрет- ном устройсттзе используется код Файра, оп11с11нлемьпт1 многочленом (х" +1 > 1х4 .ьх+1) (х +х+1), который позволяет исправить пакеты ошибок до шести бит и обнаружинать пакеты ошибок до двенадцати бит. Формула и з о б р е т е н и я Устройство для коррекции ошибок, содержащее блок обнаружения ошибок, буферный блок памяти, первый коммутатор, блок памяти адресов ошибок, блок памяти признаков ошибок и формирователи четности, одни из входов которых подключены к выходам первого коммутатора, информационные входы которого соединены с выходами блока памяти признаков ошибок, одни из входов которого подключены к выходам первой групнь; блока обнаружения ошибок, выходы второй группы которого соединены с адресными входами блока памяти адресов ошибок, о т л и ч а ющ е е с я тем, что, с целью повышения точности обнаружения и исправления ошибок путем использования кода Файрл, в него введены блок выбора I адреса, второй коммутатор, счетчик, формирователь сигнала обращения, регистр, блок управления, первый и второй формирователи импульсов, элемент И-НЕ, элемент ИЛИ-HF. элемент ИЛИ и преобразователь последовательного кода и параллельный, выходы которого подключены к одним из информационных входов второго коммутатора, другие информационные входы и выходы которого соединены соответственно с выходами формирователей четности и с информационньпти входами беферного блока памяти, причем выходы счетчика подключены к входам разрешения запуска блока выбора адреса и формирователя сигнаяа обращения, входы разрешения выдачи которых и первый вход элемента И-НЕ объединены и являются входом управления режимом работы устройства, адресными входами которого являются одни из адресных входов блока выбора адреса, другие адресные входы которого подключены к выходам блока памяти адресов ошибок н другим входам блока памяти признаков ошибок, счетный вход и выходы блока выбора адреса соединены соответственно с первым ныходом блока уттравления и адресными входами буферного блока памяти, вход записи/ чтения и вход разрешения записи/чтения которого соединены соответствен7 1372364 но с выходом элемента И-HF. и с выходом элемента ИЛИ-НЕ и входом второго формирователя импульсов, выход которого подключен к управляющему входу регистра, входы и выходы которого соединены соответственно с выходами буферного блока памяти и с другими входами формирователей четности, управляющий вход второго коммутато- 1ð ра подключен к второму выходу блока управления, третий и четвертый выходы которого соединены соответственно с вторым входом элемента И-НЕ и с первым входом элемента ИЛИ-НЕ, второй вход которого подключен к выходу формирователя сигнала обращения, вход обращения которого является входом обращения устройства, а вход запуска соединен со счетным входом 2() счетчика, входом запуска блока выбора адреса, входом синхронизации преобразователя, последовательного кода в параллельньпt, первым входом элемента ИЛИ и является первым такто- 25 вым входом устройства, вторым тактовым входом которого является второй вход элемента ИЛИ, выход которого подключен к входу запуска блока обнаружения ошибок, первый выход которого подключен к входу обращения блока памяти адресов ошибок и входу первого формирователя импульсов, выход которого соединен с входами 1 синхронизации блока управления и блока выбора адреса, вход установки которого подключен к входу установки счетчика, блока управления, блока обнаружения ошибок и является входом начальной установки устройства, информационными выходами которого являются выходы буферного блока памяти, входы данных преобразователя последовательного кода в параллельный и бло ка обнаружения ошибок объединены и являются информационным входом устройства, пятый выход блока управления подключен к управляющему входу первого коммутатора, второй и третий выходы блока обнаружения ошибок являются соответственно выходом наличия ошибки и выходом наличия корректируемой ошибки устройства. 1372364 1372364
