Усилитель считывания на кмдп транзисторах

 

Изобретение относится к вычислительной технике и используется в запоминающих устройствах на КМДП- транзисторах для усиления считьшаемой информации. Цель изобретения - уменьшение потребляемой мощности усилителя. Поставленная цель осуществляется за счет введения в усилитель инвертирующих транзисторов положительной обратной связи, увеличивающей коэффициент усиления, а также приводящей к запиранию одного из инвертирующих транзисторов. Благодаря зтому исключается протекание тока через соответствующий дифференциальный каскад усилителя и уменьшается потребляемая мощность. Устройство содержит дифференциальные каскады 1, 2 усиления и транзисторы: управляющий 3, переключающие 4, 5, установочный 6, нагрузочные 7, 8, ключевой 14, инвертирующие 16 и 17. 1 ил. с S5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 11 С 7/00

OllHCAHHE ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4110380/24-24 (22) 19.06.86 (46) 23.02.88. Бюл. Ф 7 (72) В.В.Баранов, Р.М,Герасимов, Н.Г.Григорьев, А.Н.Кармаэинский, П.Б.Поплевин и Э.П.Савостьянов (53) 681.327 ° 66(088.8) (56) Авторское свидетельство СССР

Ф 1156136, кл. 0 11 С 7!00, 1984.

IFFF. Jornal of Бо1Ы-Stute Circuits. 1985, vol. 20, У 5, р.238, fig.1I. (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ НА КМДПТРАНВИСТОРАХ (57) Изобретение относится к вычислительной технике и используется в запоминающих устройствах на КМДПтранзисторах для усиления считывае„„SU„„137611? A 1 мой информации. Цель изобретения— уменьшение потребляемой мощности уси. лителя. Поставленная цель осуществляется эа счет введения в усилитель инвертирующих транзисторов положительной обратной связи, увеличивающей коэффициент усиления, а также приводящей к запиранию одного иэ инвертирующих транзисторов. Благодаря этому исключается протекание тока через соответствующий дифференциальный каскад усилителя и уменьшается потребляемая мощность. Устройство содержит дифференциальные каскады 1, 2 усиления и транзисторы. управляющий 3, переключающие 4, 5, установочный 6, ф нагрузочные 7, 8, ключевой 14, инвертирующие 16 и 17. ил.

13761

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах на

КЧДП-транзисторах для усиления сигналов считываемой информации.

Цель изобретения — уменьшение потребляемой мощности усилителя.

На чертеже представлена схема, предлагаемого усилителя. 10

Усилитель содержит первый 1 и второй 2 дифференциальные каскады усиления, каждый каскад состоит из управляющего транзистора 3, первого 4 и второго 5 переключающих транзисторов первого типа проводимости, ус-. тановочного транзистора 6, первого

7 и второго 8 нагрузочных транзисторов второго типа проводимости, шину 9 нулевого потенциала, первый 10 и второй 11 информационные входы усилителя, первый 12 и второй 13 информационные выходы усилителя, ключевой транзистор 14, управляющий вход

15 усилителя, первый 16 и второй 17 25 инвертирующие транзисторы второго типа проводимости, шину 18 питания.

Усилитель работает следующим образом.

В статическом режиме на управляю- 30 щем входе 15 поддерживается напряжение логического нуля ("Лог.О"), а на входах 10 и 11 — любое напряжение.

При этом управляющие транзисторы 3 дифференциальных каскадов 1 и 2 усиления закрыты, а установочные транзисторы 6 дифференциальных каскадов

1 и 2 усиления и ключевой транзистор

14 открыты, в результате чего íà Bbl ходах 12 и 13 установлены одинаковые 40 напряжения, лежащие в диапазоне от

® ц и U npp) до U un t где Б ип е11 порр напряжение питания и пороговое напряжение транзистора второго типа проводимости. В активном режиме, т.е. 45 в режиме считывания, на управляющий вход 15 подается напряжение "Лог.l", а на входы 10 и 11 - напряжения, соответствующие считываемой информации.

Пусть U „, — напряжение на первомвходе 10, à U „, — напряжение на втором входе 11. Пусть для определенности

U», ) U Тогда после переключения усилителя на первом выходе 12 устанавливается низкий уровень напряжения U а на втором выходе 13высокий уровень напряжения 11,. При этом параметры транзисторов в схеме выбираются такими, чтобы обеспечилось

1 ! (2+ — "- -) (1+1 )

W дагр

К = 1 где ч„„,, w„„ширины каналов инвертирующих и нагрузочных транзисторов соответственно; «1 — коэффициент влияния подложки транзисторов второго типа проводимости, что при ч „„ /

jw „ = 0,5-1,0 и Qp =О,l составляет К = 1,4-1,6.

Формула изобретения

Усилитель считывания на КИДП-транзисторах содержащий первый и второй дифференциальные каскады усиления, ключевой транзистор, причем каждый дифференциальный каскад усиления содержит первый и второй переключающие транзисторы первого типа проводимости, установочный, первый и второй нагрузочные транзисторы второго типа проводимости, причем истоки унравляющих транзисторов обоих дифференциальных каскадов усиления под-. ключены к шине нулевого потенциала усилителя, стоки управляющих транзис" торов соединены с истоками первого и второго переключающих транзисторов первого и второго дифференциальных каскадов усиления соответственно, стоки первых и вторых переключающих

1 транзисторов обоих дифференциальных каскадов усиления подключены соответственно к стокам первых и вторых

17 2 условие U ) U „„- U „„. В результате инвертирующий транзистор 16 оказывается закрытым, т,е. исключается протекание тока через первый дифференциальный каскад I усиления. Поскольку управляющий транзистор 3 и переключающие транзисторы 4 и 5 первого дифференциального каскада 1 усиления открыты по затвору, то напряжение на первом выходе оказывается равным напряжению общей шины 9, т.е.

О. В известном усилителе ток после переключения усилителя протекает через оба каскада 1 и 2, т.е. через усилитель протекает вдвое больший ток, а следовательно,потребляемая мощность также. увеличивается.

Инвертирующие транзисторы 16 и 17 усилителя включены по схеме с положительной обратной связью, что приводит к увеличению коэффициента усиления по сравнению с известным в К раэ.

)376) 17

Составитель А.Ершова

Редактор Н. Тупица Техред М.Дидык КорректоР М,Максимишинец

Зак аэ 7 90/4 9 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская каб., д.4/5

Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 нагрузочных транзисторов первого и второго дифференциальных каскадов усиления, затворы нагрузочных транзисторов каждого дифференциального каскада усиления объединены и подключены к соответствующим стокам установочных транзисторов первого и второго дифференциальных каскадов усиления, истоки первого и второго на- 10 грузочных транзисторов каждого дифференциального каскада усиления объединены, затвор первого переключающего транзистора первого дифференциального каскада усиления объединен с затвором второго переключающего транзистора второго дифференциального каскада усиления и является первым информационным входом усилителя, затвор первого переключающего транзистора второго дифференциального каскада усиления объединен с затвором второго переключающего транзистора первого дифференциального каскада усиления и является вторым информацион- 25 ным входом усилителя, стоки первых переключающих транзисторов первого и второго дифференциальных каскадов усиления подключены соответственно к первому и второму информационным выходам усилителя, сток и исток ключевого транзистора подключены соответственно к первому и второму информационным выходам усилителя, затвор ключевого транзистора соединен с затворами управляющих транзисторов обоих дифференциальных каскадов и является управляющим входом усилителя, отличающийся тем, что, с целью уменьшения потребляемой мощности усилителя, в него введены первый и второй инвертирующие транзисторы второго типа проводимости, истоки которых подключены к шине питания усилителя, затворы первого и второго инвертирующих транзисторов подключены соответственно к второму и первому информационным выходам усилителя, стоки первого и второго инвертирующих транзисторов подключены соответственно к истокам первых нагрузочных транзисторов первого и второго дифференциальных каскадов усиления,