Усилитель считывания на моп-транзисторах в интегральном исполнении

 

Изобретение относится к электронной и вычислительной технике и предназначена для использования, в частности, в интегральных схемах репрограммируемых постоянных запоминающих устройств на МОП- транзисторах. Цель изобретения - повышение помехоустойчивости. Усилитель считывания содержит узел 1 усиления, узел 4 смещения напряжения, включающий в себя нагрузочный 5, зарядный 6 и ключевой 7 транзисторы , делители 8, 11 напряжения, состоящие из транзисторов 9, 10, 12--14, фильтрующие элементы 15, 18, состоящие из конденсаторов 16, 19 и транзисторов 17, 20. Кроме того, усилитель содержит щину 21 питания , общую щину 22, щину 23 информационного входа, узловую емкость 24 и подложку 25. Затворы транзисторов 6 и 7 зафильтрованы относительно подложки 25. Их истоки тоже зафильтрованы относительно подложки с помощью узловой емкости 24. Поэтому помехи по подложке не влияют из проводимость этих транзисторов. Отсюда повыщается помехоустойчивость усилителя. А это, в свою очередь , позволяет увеличить ссотнощение крутизны ключевого 7 и нагрузочного 5 транзисторов для повышения чувствительности усилителя считывания. 1 ил. «5 С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

m 4 G 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4281869/24-24 (22) 13.07.87 (46) 07.03.89, Бюл. № 9 (72) В. П. Сидоренко, П. H. Зуб, 1О. В. Прокофьев и А. Я. Сирота (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

¹ 1134965, кл. G 11 С 7/00, 1983.

Патент США № 4266283, кл. G 11 С 11/40, опублик. 05.05.81. (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ НА

МОП-ТРАНЗИСТОРАХ В ИНТЕГРАЛЬНОМ ИСПОЛНЕНИИ (57) Изобретение относится к электронной и вычислительной технике и предназначено для использования, в частности, в интегральных схемах репрограммируемых постоянных запоминающих устройств на МОПтранзисторах. Цель изобретения — повышение помехоустойчивости. Усилитель считы„„SU„„3464209 А1 вапия содержит узел 1 усиления, узел 4 смещения напряжения, включающий в себя нагрузочный 5, зарядный 6 и ключевой 7 транзисторы, делители 8, 11 напряжения, состоящие из транзисторов 9, 10, 12 — 14, фильтрующие элементы 15, 18, состоящие из конденсаторов 16, 19 и транзисторов 17, 20. Кроме того, усилитель содержит шину 21 питания, общую шину 22, шину 23 информационного входа, узловую емкость 24 и подложку

25. Затворы транзисторов 6 и 7 зафильтрованы относительно подложки 25. Их истоки тоже зафильтрованы относительно подto KH c IL0M0UL 10 узловоЙ емкости 21. Г1оэтому помехи по подложке не влияют нз проводимость этих транзисторов. Отсюда повышается помехоустойчивость усилителя. А это, в свою очередь, позволяет увеличить ссотношение крутизны ключевого 7 и нагрузо ного

5 транзисторов для повышения чувствительности усилителя считывания. 1 ил.

1464209

Изобретение относится к электронной и вычислительной технике и предназначено для использова ния, В ча THocTH, в и ««те! ральных схемах репрограммируемых постоянных запоминающих устройств на МОПтранзисторах.

Цель изобретения -- повышение помехоустойчивости.

На чертеже представлена электрическая схема предлагаемого усилителя считывания.

Усилитель содержит узел 1 усиления, имекиций вход 2 и выход 3, являюгцийся выvcHлителя считывания, H $3eJ1 4 смешения напряжения. Узел смещения напряжения включает нагрузочный 5, зарядный 6 и ключевой 7 транзисторы, первый делитель

8 напряжения, состоящий из двух последовательно соединенных транзисторов 9 и 10, второй делитель ll напряжения, состоящий из первого 12, второго 3 и третьего 14 транзисторов, первый фильтруюгций элемент 15, состояший из конденсатора 16 и транзистора 17, и второй фильтрукнций элемент 18, содержа1ций конденсатОр 19 H транзистор

20. Кроме того, в усилителе считыва«пия имеется шина 21 питания, обшая шина 22, шина 23 информационного Входа, узловая емкость 24 и подложка 25.

Усилитель считывания работает следу«ощим образом.

В зависимости от того, в проводягцем или непроводяшем состояниях находится выбранная 3с1помина10гцзя ячейка, подключенная к информационному входу 23, на вход

2 узла усиления с выхода узла 4 смещения напряжения поступает напряжение высокого или низкого уровня. Если запоминаю«цая ячейка находится в непроводя«цем состоянии, то!!о цепи транзисторон 5 и 7 нет протекания тока. На вход 2 узла усиления при этом поступает напряжение высокого уровня, близкое к наг«ряженик1 источника питания.

При подключении к информационному входу 23 запоминаю«цей: ячейки, находя«цейся в проводящем состоянии. потенциал информационной шины начинает уменьшаться за счет разряда узловой емкости 24 через выбранну«о проводящую ячейку. При этом отпирается ключевой транзистор 7. Ilo цепи транзисторов 5 и 7 начинает протекать ток.

Напряжение на истоке транзистора 5, а значит на «зходе 2 узла усиления начинает умень шаться f«c мере увеличения падения напряжения на транзисторе 5. При уменьшении напряжения на входе 2 ниже определенного уровня (например, 3, 7В) происходит срабатывание узла усиления и на выходе 3 усилителя считывания устанавливается выходное напряжение высокого уровня. Дальнейшее уменьшение напряжения на информационной шине 23 становится Нецелесообразным, так как это приведет к увеличению времени

1О !

2О

25 .30

45 заряда узловой емкости 24 в случае последующего подключения к информационному входу 23 запоминаю«цей ячейки, находящейся в непроводя«цем состоянии. Поэтому открывается зарядный транзистор 6, препятствуюгций разряду узловой емкости 24 ниже заданного уровня (например, 2,5В). Напряжение на затворах зарядного 6 и ключевого 7 транзисторов, разница между которыми характеризует чувствительность усилителя сч««ть«вания и составляет малую величину (не более 0,05В ), обеспечивается вторым делителем 1 на и р я же н ия. Высокая чувствительность усилителя считывания выдви«ает высокие требования по помехоустойчивости его Входных цепей. ПоэтОму делитель 11 напряжения характеризуется тем, что его верхний 12 и нижний 14 транзисторы работают в режиме насыщения вольтамперных характеристик, в котором их токи практически не зависят от напряжения между стоком и истоком, а з«1ачич помехи, имею«циеся на шине питания и общей шине, не поцадают на его в !iog»i. Разница напряжений на его выходах задается падением напряжения «Ic1 транзисторе I 3. Фильтрую«ций элемент 15 обеспечивает фильтрацию затворного напряжения транзистора 12 относительно потенцизла подложки. Выполнен этот фильтрук>ший элемент с ««омон1ью высокоомного транзистора 17 и конденсатора 16, представляющего собой разветвленнук1 и+ область, образую«цую с подложкой емкостную связь. Первый делитель 8 напряжения, выполненный на транзисторах 9 и 10, понижает затворнос напряжение транзистора 14 ниже его стокового напряжения для того, чтобы этот транзистор работал в режиме насыщения. Второй фильтрующий элемент 18, выполненный с помощью высокоомного транзистора 20 и конденсатор" 19, обеспечивает фильтрацию затворного напряжения транзистора 14 относительно общей шины питания.

Конденсатор 19 передает на затвор транзистора 14 помехи, имекцциеся на общей шине.

При этом из-за того, что исток транзистора

14 подкл«очен к общей шине, напряжение между его затвором и истоком остается неизме««««ым. Значит неизменным остается и

ТоК это«о транзистора, помехи по общей шине не попадают на выходы делителя 1 напряжения.

Таким образом, затворы транзисторов 7 и 6 зафильтрованы относительно подложки

25. Их истоки тоже зафильтрованы относительно подложки с помощью узловой емкости 24. Поэтому помехи по подложке не влияют на проводимость этих транзисторов. Отсюда повышается помехоустойчивость усилителя считывания. А это позволяет увеличить соотношение крутизны ключевого 7 и нагрузочного 5 транзисторов для повышения чувствительности усилителя считывания.

1464209

Формула изобретения

Составитель В. Гордонова

Редактор И. 111улла Техред И. Верес Корректор И. Муска

3 а к аз 724/54 Тираж 558 Подписное

В11ИИПИ 1осударственного комитета но изобретениям и открытиям при ГКНТ СССР

1! 3035, Москва, Ж вЂ” 35, Ра1 гвская наб.. д. 4, 5

Г!роизводственно-издательский комбинат .11атент», г. Унггород, ул. Гагарина. 1О1

Повышение чувствительности у:силнтеля считывания дает возможность увеличения быстродействия всей БИС РПЗУ.

Усилитель считывания на MOIL-транзисторах в интегральном исполнении, содержащий узел усиления и узел смещения напряжения, состоящий из нагрузочного и зарядного транзисторов, стоки которых и затвор нагрузочного транзистора соединены и являются шиной питания, и ключевого транзистора, сток которого подключен к истоку нагрузочного транзистора и к входу узла усиления, а исток обьединен с истоком зарядного транзистора и является информационным входом усилителя, отличающийся тем, что, с целью повышения помехоустойчивости y силителя, в узел смещения вве- 2() дены первый делитель напряжения, состоявший из двух последовательно соединенных транзисторов, второй делитель напряжения, состоящий из первого, второго и третьего транзисторов, н два фильтрующих элемента, каждый из которых содержит конденса25 тор и транзистор, причем сток и затвор первого транзистора первого делителя напряжения подключен к шине питания, а исток второго транзистора первого делителя напряжения является общей шиной, сток nepBor0 транзистора второго делителя напряжения подключен к шине питания, его исток соединен со стоком второго транзистора второго делителя напряжения и с затвором ключевого транзистора, исток второго транзистора второго делителя напряжения соединен со стоком третьего транвистора второго делителя напряжения и затвором зарядного транзистора, исток третьего транзистора второго делителя напряжения соединен с общей шиной, сток и затвор транзистора первого фильтрующего элемента подключен к шине питания, его исток соединен с первой обкладкой конденсатора первого фильтрующего элемента и с затвором первого транзистора второго делителя напряжения, вторая обкладка конденсатора первого фильтрующего элемента соединена с подложкой, сток и затвор транзистора второго фильтрующего элемента подключены к истоку первого транзистора и к стоку и затвору второго транзистора первого делителя напряжения; его исток — к первой обкладке конденсатора второго фильтрующего элемента и к затвору третьего транзистора второго делителя напряжения, вторая обкладка конденсатора второго фильтрующего элемента соединена с общей шиной, а затвор второго транзистора второго делителя напояжения подключен к шине питания.