Логическое устройство

 

Изобретение относится к области импульсной техники. Логическое устройство , преимущественно квазистатического типа, содержит п ключевых схем 1, состоящих из МДП-транзисторов первого типа проводимости каналов, п инверторов 2 и п нагрузочных и отт личающих МДП-транзисторов 3 и 4 второго и первого типа проводимости каналов соответственно, шину 5 питания, тактовую шину 8, п фиксирующих МДП- транзисторов 9 второго типа проводимости каналов,. ключевой элемент 10, формирователь П. тактовых импульсов, общую шину 6, информационные шины 7. Логическое устройство надежно в работе и имеет расширенную область применения . 1 ил. с

СОЮЗ СОВЕТСНИХ .

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 Н 03 К 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4082342/24-21 (22) 30.06.86 (46) 29.02.88. Бюл. 11 8 (72) Я.Я,Петричкович, В,А.Максимов и А.Е.Заболотный (53) 621.374(088.8) (56) Караханян Э.P. и др. Динамические интегральные схемы памяти с МДПструктурой. М,: Радио и связь, 1984.

Мурога С. Системное проектирование сверхбольших интегральных схем.

Кн. 1. Пер. с англ, М.: Мир, 1985, с. 257, рис. 4.9,18. (54) ЛОГИЧЕСКОЕ УСТРОЙСТВО (57) Изобретение относится к области импульсной техники. Логическое уст„„SU„„1378047 А1 ройство, преимущественно квазистатического типа, содержит и ключевых схем 1, состоящих из МДП-транзисторов первого типа проводимости каналов, и инверторов 2 и и нагрузочных и.от-. личающих МДП-транзисторов 3 и 4 второго и первого типа проводимости каналов соответственно, шину 5 питания, тактовую шину 8, и фиксирующих МДПтранзисторов 9 второго типа проводимости каналов,. ключевой элемент 10, формирователь 11 тактовых импульсов, общую шину 6, информационные шины 7.

Логическое устройство надежно в работе и имеет расширенную область применения, 1 ил.

1378047

Изобретение относится к области импульсной техники и может быть использовано при построении логических устройств квазистатического типа, Целью изобретения является повышение надежности и расширение области применения устройства за счет введения отключаемых защелок-восстановителей уровня "1".

На чертеже приведена электрическая принципиальная схема логического устройства.

Устройство содержит ключевые схе- 15 мы 1, инверторы 2, нагрузочные МДПтранзисторы 3,отключающий МДП-транзистор 4, шину питания 5, общую шину

6, информационные шины 7, тактовую шину 8, фиксирующие МДП-транзисторы 20

9, ключевой элемент 10, формирователь тактовых импульсов 11, каждый нагрузочный МДП-транзистор 3 включен между шиной питания 5 и входом соответствующего инвертора 2, каждая ключе- 25 вая схема 1 включена между стоками соответствующих нагрузочного и отключающего МДП-транзисторов 3 и 4, либо между стоком соответствующего нагрузочного МДП-транзистора 3 и ЗО общей шиной .6,. информационная шина

7 ключевой схемы 1 подключена к выходу инвертора 2, соединенного с другой ключевой схемой 1, затвор нагрузочных и отключающих МДП-транзисторов 3 и

4 соединены с тактовой шиной 8, сток фиксирующего МДП-транзистора 9 соединен со стоком соответствующего ему нагруэочного МДП-транзистора 3, азатвор соединен с выходом инвертора 40

2, к входу которого подключен сток данного фиксирующего МДП-транзистора

9, затвор транзистора ключевого элемента 10 подключен к выходу формирователя тактовых импульсов 11, вход которого подключен к тактовой шине 8, сток транзистора ключевого элемента

10 соединен с истоками фиксирующих

МДП-транзисторов 9, а исток — с шиной питания 5, исток отключающего МДПтранзистора 4 соединен с общей шиной 6, Устройство работает следующим образом.

На шину 8 поступает тактирующий сигнал. При "0" на шине 8 устройство находится в режиме настройки ключе-; вых схем 1). При "1" на шине 8 устройство переходит в рабочий режим, Если и-транзисторная ключевая схема

1 находится в проводящем состоянии, то логический уровень на входе инвертора 2 определяется временем разряда узловой емкости схвмы 1. Для увеличения максимально допустимой длительности единичной части тактового сигнала формирователь 1! примерно в середине единичной части тактового импульса кратковременно включает ключевой элемент 10, подключающий защелки для восстановления уровня "1" на выходе схемы 1.

Формула изобретения

Логическое устройство, содержащее и ключевых схем, состоящих иэ последовательно и параллельно включенных

МДП-транзисторов первого типа проводимости каналов, и инверторов, и нагрузочных и отключающих МДП-транзисторов второго и первого типа проводимости каналов соответственно, каждый нагрузочный МДП-транзистор включен между шиной питания и входом соответствующего инвертора, каждая ключевая схема включена между стоками соответствующих нагрузочного и отключающего МДП-транзисторов, по крайней мере одна информационная шина и-й ключевой схемы подключена к выходу (п-1)-ro инвертора, затворы нагрузочных и отключающих МДП-транзисторов соединены с тактовой шиной, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширения области применения, в него введены п фиксирующих МДг1-транзисторов второго типа проводимости каналов, ключевой элемент и формирователь тактовых импульсов, сток и-го фиксирующего МДП-транзистора соединен со стоком соответствующего ему нагрузочного

МДП-транзистора, а затвор соединен с выходом и-го инвертора, к входу которого подключен сток данного фиксирующего МДП-транзистора, управляющий вход ключевого элемента подключен к выходу формирователя тактовых импульсов, вход которого подключен к тактовой шине, выход ключевого элемента соединен с истоками фиксирующих МДПтранзисторов, а вход — с шиной питания.