Устройство для сложения и вычитания чисел с плавающей запятой

 

Изобретение относится к области вычислительной техники и позволяет складывать или вычитать числа, представленные в форме с плавающей запятой . Цель изобретения - повьшение быстродействия путем одновременного складывания или вычитания 3 или 4 чисел. Устройство содержит блоки 10, II, 14 сравнения порядков, коммутаторы 12, 13, 15 порядков, блоки 16-19 вычисления разности порядков, блоки 20-23 сдвига мантисс, сумматор 24. Порядки чисел при сложении или вычитании поступают по входам 1-4, а мантиссы - по входам 6-9. Блоки сравнения порядков определяют больший порядок, при поступлении двух порядков на эти блоки. Коммутаторы 12 13 большие порядки вьщают на вход блока 14 сравнения порядков, который определяет больший порядок из этих двух, а коммутатор 15 этот порядок выдает на вторые входы блоков 16-19 вычисления разности порядков. На первые входы этих блоков подаются 1-й, 2-й, 3-й и 4-й порядки чисел. Определяется разность порядков, которая поступает на соответствующие блоки 20--23 сдвига мантисс. На первые входы этих блоков поступают мантиссы 1-го, 2-го, 3-го и 4-го чисел. Производится сдвиг мантисс относительно мантиссы большего порядка, а затем все мантиссы поступают соответствен - но на 1-й, 2-й, 3-й и 4-й входы сумматора 24, где и суммируются или вычитаются . 2 ил. 25 о 9 (Л со 00 со

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (so 4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР .

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4138578/24-24 (22) 17.10.86 (46) 23.03.88. Бюл. У 11 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) Н.И. Голотов, О.П. Саримахмудова и В.В. Хало (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

N9 1056182, кл. G 06 F 7/49, 1983.

Авторское свидетельство СССР

В 959070, кл. G 06 F 7/50, 1980. (54} УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ И ВЫЧИТАНИЯ ЧИСЕЛ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ (57) Изобретение относится к области вычислительной техники и позволяет складывать или вычитать числа, представленные в форме с плавающей запятой. Цель изобретения — повышение быстродействия путем одновременного складывания или вычитания 3 или 4 чисел. Устройство содержит блоки 10, 11, 14 сравнения порядков, коммутаторы 12, 13, 15 порядков, блоки 16-19 вычисления разности порядков, блоки

ÄÄSUÄÄ 1 3 42 А 1

20-23 сдвига мантисс, сумматор 24.

Порядки чисел при сложении или вычитании поступают по входам 1-4, а мантиссы — по входам 6-9. Блоки 10, ll сравнения порядков определяют больший порядок при поступлении двух порядков на эти блоки. Коммутаторы 121

13 большие порядки выдают на вход блока 14 сравнения порядков, который определяет больший порядок из этих двух, а коммутатор 15 этот порядок выдает на вторые входы блоков 16-19 вычисления разности порядков. На первые. входы этих блоков подаются l-й, 2-й, 3-й и 4-й порядки чисел. Определяется разность порядков, которая поступает на соответствующие блоки

20-23 сдвига мантисс, На первые входы этих блоков поступают мантиссы

l-го, 2-ro, 3-го и 4-го чисел. Производится сдвиг мантисс относительно мантиссы большего порядка, а затем все мантиссы поступают соответственно на l-й, 2-й, 3-й и 4-й входы сумматора 24, где и суммируются или вычитаются. 2 ил.

1383342

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах, а также в микропроцессорах

5 для сложения и вычитания чисел, представленных в форме с плавающей запятой.

Цель изобретения — повышение быстродействия; 10

На фиг. 1 представлена функциональная схема устройства для сложения и вычитания чисел с плавающей запя-. той; на фиг. 2 — блок сдвига мантисс.

Устройство для сложения и вычитания с плавающей запятой содержит входы 1-4 порядков, на которые подаются порядки первого, второго, третьего и четвертого операндов соответственно, вход 5 разрешения выполнения 20 операций, входы 6-9 мантисс первого, второго, третьего и четвертого операндов, первый 10 и второй Il блоки сравнения порядков, первый 12 и второй 13 коммутаторы порядков, третий блок 14 сравнения порядков и третий коммутатор 15, первый 16, второй 17, третий 18 и четвертый 19 блоки вычисления разности порядков, первый 20, второй 21, третий 22 и четвертый 23 блоки сдвига мантисс, сумматор 24, выходы 25 и 26 соответственно порядка мантиссы результата.

Блок сдвига мантисс (фиг. 2) состоит из входов 27<, 27,...27„, соединенных соответственно с первым, вторым,..., n-м входом шифратора 28, выходы которого соединены с управляющими входами каждого разряда коммутатора, на информационные входы 40 каждого разряда коммутатора 29 поступает мантисса всеми разрядами по входам 30,, 30,...,30„. Коммутатор

29 имеет выход 31.

Устройство для сложения и вычита- 45 ния чисел с плавающей запятой работает следующим образом..

Порядки первого, второго, третьего и четвертого операндов всеми раз. рядами поступают соответственно на входы 1-4, а мантиссы, в дополнительном коде, поступают на входы 6-9.

По сигналу разрешения выполнения операции, поступающему на вход 5, порядки первого и второго операндов сравниваются йа блоке 10 сравнения порядков, а третьего и четвертого операндов сравниваются на блоке 11 сравнения. Если порядки первого и третьего операндов больше, чем порядки второго и четвертого операндов, то на первых выходах блоков 10 и ll сравнения порядков появляются сигналы, поступающие на вторые входы коммутаторов 12 и 13. По этим сигналам порядки первого и второго операндов, поступающие соответственно на первые входы коммутаторов 12 и 13, передаются на выходы этих коммутаторов. Если порядки первого и третьего операндов меньше, чем порядки второго и четвертого операндов, то на вторых выходах блоков

10 и 11 сравнения порядков появляются сигналы, поступающие на третьи входы коммутаторов 12 и 13. По этим сигналам порядки второго и четвертого операндов, поступающие соответственно на четвертые входы коммутаторов 12 и 13, передаются на выходы этих коммутаторов. С выходов коммутаторов 12 и 13 большие порядки поступают на первый и второй вход третьего блока 14 сравнения порядков, на третий вход которого поступает управляющий сигнал. Если порядок операнда, поступающего по первому входу этого блока, больше, чем порядок операнда,, поступающего по второму входу, то на выходе коммутатора 15 есть порядок, который поступил по первому входу, иначе на выходе имеется порядок операнда, поступившего по четвертому входу коммутатора 15. Больший порядок операнда с выхода коммутатора 15 поступает на вторые входы первого 16, второго 17, третьего 18 и четвертого 19 блоков вычисления pasности порядков. На первые входы этих блоков поступают соответственно порядки первого, второго, третьего и четвертого операндов. По сигналу, поступающему с входа 5 на третий вход этих блоков, находится разность между большим порядком и порядком, поступившим по первому входу. Эта разность с выхода каждого блока )6-19 поступает на второй управляющий вход соответствующего блока 20-23 сдвига мантисс. На первые входы этих блоков поступают соответственно мантиссы первого, второго, третьего и четвертого операндов с входов 6-9. Шифратор 28 при поступлении на его входы

27-,, 27,...,27„ разности порядков на выходе выдает код, определяющий на сколько разрядов сдвинута мантис1383342 са операнда с меньшим порядком, с целью выравнивания порядков операндов перед их сложением или вычитанием. Этот код с выхода шифратора 28

5 поступает на управляющий вход каждого разряда коммутатора 29. На вторые входы этого коммутатора по входам

30,, 30,..., 30„ поступают разряды мантиссы операнда. На выходе 31 ком- 10 мутатора 29 получается сдвинутая мантисса на величину .кода, поступившего на управляющий вход этого коммутатора. Мантиссы чисел, сдвинутые относительно мантиссы большего порядка, с выхода блоков 20-23 мантисс поступают соответственно на первый, второй, третий и четвертый входы сумматора мантисс. По сигналу, поступившему по входу пять с входа 5, происходит сум- 20 мирование или вычитание мантисс на сумматоре 24. Мантисса результата с выхода сумматора 24 поступаетна выход

26, а порядок результата с выхода коммутатора 15 на выход 25. 25

Формула изобретения

Устройство для сложения и вычита- ния чисел, с плавающей запятой, содержащее блок сравнения порядков, блок вычисления разности порядков, три коммутатора порядков, сумматор мантисс, отличающееся тем, что, с целью повьппения быстродейст-.: вия, оно содержит дополнительно два блока сравнения порядков, три блока

35 вычисления разности порядков, четыре . блока сдвига, мантисс, причем первые информационные входы первого блока сравнения порядков, первого коммута- 40 тора порядков, первого блока вычисления разности порядков соединены с входом порядка первого операнда устройства, вход порядка второго операнда устройства соединен с вторым ин- 45 формационным входом первого блока сравнения порядков, первым информационным входом второго блока вычисления разности порядков и вторым информационным входом первого коммутатора по50 рядков, первые информационные входы второго блока сравнения порядков, второго коммутатора порядков, третье"

ro блока вычисления разности порядков соединены с входом порядка третьего операнда устройства, вход порядка четвертого операнда устройства соединен с вторым информационным входом второго блока сравнения порядков, .первым информационным входом четвертого блока вычисления разности порядков и вторым информационным входом второго коммутатора порядков, первый и второй выходы первого блока сравнения порядков соединены соответственно с первым и вторым управляющими входами первого коммутатора порядков, а первый и второй выходы второго блока сравнения порядков соединены соответственно с первым и вто-. рым управляющими входами второго коммутатора порядков, выход первого коммутатора порядков соединен с первыми информационными входами третьего блока сравнения порядков и третьего коммутатора порядков, выход второго коммутатора порядков соединен с вторыми информационньыи входами третьего блока сравнения порядков третьего коммутатора порядков, первый и второй выходы третьего блока сравнения порядков соединены соответственно с первым и вторым управляющими входами третьего коммутатора порядков, выход третьего коммутатора порядков соединен с первыми. информационными входами первого, второго, третьего и четвертого блоков вычисления разности порядков и выходом порядка ре- . зультата устройства, выходы первого, второго, третьего, четвертого блоков вычисления разности порядков соединены соответственно с управляющими входами первого, второго, третьего и четвертого блоков сдвига мантисс, информационные входы которых соединены соответственно с входами мантисс первого, второго, третьего и четвертого операндов устройства, выходы первого, второго, третьего и четвертого блоков сдвига: мантисс соединены соответственно с первым, вторым, третьим и четвертым информационными входами сумматора мантисс, управляющие входы первого, второго и третьего блоков сравнения порядков, первого, второго,-третьего, четвертого блоков вычисления разности порядков и управляющий вход сумматора мантисс соединены с входом разрешения сложения операндов устройства, выход суммато" ра мантисс соединен с выходом мантиссы результата устройства.

1383342 71

272

® 1 2

Фиа Г

Составитель M. Есенина

Редактор Н. Бобкова Техред Л.Олийнык Корректор В.Бутяга

Заказ 1297/47 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4

Устройство для сложения и вычитания чисел с плавающей запятой Устройство для сложения и вычитания чисел с плавающей запятой Устройство для сложения и вычитания чисел с плавающей запятой Устройство для сложения и вычитания чисел с плавающей запятой 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано для построения арифметических блоков специализированных вычислительных устройств, ведущих обработку чисел в последовательном коде

Изобретение относится к вычислительной технике и может быть использовано для построения арифметико-логических устройств с плавающей запятой высокого быстродействия

Изобретение относится к импульсной технике и может быть использовано в устройствах обработки импульсных сигналов, а также в цифровых синтезаторах частот

Изобретение относится к области вычислительной техники и предназначено для построения многооперандных быстродействующих арифметических устройств

Изобретение относится к области автоматики и радиотехники

Изобретение относится к области иьтульсной техники и может быть использовано при построении схем аппаратного умножения операндов

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств ЭВМ и спецпроцессоров

Изобретение относится к вычислительной технике и может использоваться при проектировании цифровых интегUi Ч Мг 5 ft-;7 Иъ В ральных микросхем и электронных вычислительных машино Цель изобретения - упрощение устройства„ Устройство содержит элементы РАВНОЗНАЧНОСТИ 1, 2 и мажоритарный элемент 3

Изобретение относится к вычислительной техника и может быть использовано в арифметических устройствах ЭВМ и устройствах цифровой обработки сигналов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх