Суммирующе-вычитающее устройство

 

Изобретение относится к вычислительной технике и может использоваться при проектировании цифровых интегUi Ч Мг 5 ft-;7 Иъ В ральных микросхем и электронных вычислительных машино Цель изобретения - упрощение устройства„ Устройство содержит элементы РАВНОЗНАЧНОСТИ 1, 2 и мажоритарный элемент 3. На шины 5, 6, 9 входных сигналов подаются прямые и инверсные коды операндов в зависимости от вьтолияемой операции На шину 8 поступает входной переносг заем. На выходах элемента РАВНОЗНАЧНОСТЬ 2 и мажоритарного элемента 3 (шины 7,9) формируются сигналы суммы-разности и выходного переносазаема, 1 ил. 5 табл. Si 00 о: со .ff Pi ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (!11) 4 С 06 Р 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

l10 4EJlAM H3OEPETEHHA H OTHPblTHA (21) 4095579/24-24; 4095566/24-24 (22) 25.07,86 (46) 30.12.87. Бюл. 1) 48 (72) Ю,Г.Дьяченко (53) 681.325.5 (088,8) (56) Патент США )1 3646332, кл. 235176, опублик. 1972.

Авторское свидетельство СССР

1(667967, кл. Q 06 F 7/50, 1977. (54) СУИМИРУ1я)1Е-ВЫЧИТАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может использоваться при проектировании цифровых интег/ ральных микросхем и электронных вычислительных машин. Цель изобретенияупрощение устройства. Устройство содержит элементы РАВНОЗНАЧНОСТИ 1, 2 и мажоритарный элемент 3, На шины 5, 6, 9 входных сигналов подаются прямые и инверсные коды операндов в зависимости от выполняемой операции.

На шину 8 поступает входной перенос;. заем, На выходах элемента РАВНОЗНАЧНОСТЬ 2 и мажоритарного элемента 3 (шины 7,9) формируются сигналы суммы-разности и выходного переносазаема, 1 ил, 1 табл.

1363192

А;

А;+ В;+Р;, А; В;

А;

В;

+ Р;, A.+ В;

В„

А;

А -В—

1 1

А, А;

А;

А °

В, А;

B) А;

А;-В;- Р;, 15

35

М= аЬ+ с(а+Ь), Изобретение относится к вычислительной технике и может использоваться при проектировании цифровых интегральных микросхем и электронных вычислительных машин.

Цель изобретения — упрощение устройства.

На чертеже представлена функциональная схема устройства.

Устройство содержит элементы

РАВНОЗНАЧНОСТЬ 1 и 2 и мажоритарный элемент 3, входы элемента РАВНОЗНАЧНОСТЬ 1 подключены к шинам 4 и 5 первого U, и второго Б входных сигналов, а выход его — к первому входу элемента РАВНОЗНАЧНОСТЬ 2, выход которого соединен с шиной 6 выхода суммы-разности 8; устройства, второй вход элемента РАВНОЗНАЧНОСТЬ 2 подключен к шине 7 входного переносазаема Р„, и входу мажоритарного элемента 3, другие входы которого подключены соответственно к шинам 5 и 8 второго EJ и третьего U входных сигналов устройства, а выход подключен к шине 9 выходного переноса-заема устройства, Схема устройства работает следующим образом.

На входы 4 и 8 коммутируется прямой или инверсный код первого операнда (A ), а на вход 5 - прямой или инверсный код второго операнда (В;) в зависимости от выполняемой операции. В результате на выходе элемента РАВНОЗНАЧНОСТЬ 2 формируется значение суммы-разности (8„ ) а на выходе мажоритарного элемента 3значение сигнала выходного переносазаема (Р. ), Функция мажоритарного элемента 3 описывается формулой где a,Ь,с - входы мажоритарного элемента.

Работа устройства иллюстрируется таблицей .

Продолжение таблицы

При реализации двоичного сумматора на шинах 4,5 и 8 следует зафиксировать значения А;, В,, А, . При реализации двоичного сумматора-вычитателя сигнал А; на третий вход мажоритарного элемента 3 должен подаваться через управляемый инвертор (без инверсии — при сложении, с инверсиейпри вычитании).

Для реализации многоразрядного устройства (а также четвертичных, восьмеричных, т.д. суммирующе-вычитающих устройств) необходимое количество описанных двоичных суммирующе-вычитающих устройств следует объединить цепью переноса (шину 9 предыдущего разряда соединить с шиной 7 последующего разряда).

Формула изобретения

Суммирующе-вычитающее устройство, содержащее два элемента РАВНОЗНАЧНОСТЬ, причем выход первого элемента

РАВНОЗНАЧНОСТЬ соединен с первым входом второго элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с шиной выхода суммы-разности устройства, о т— л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит мажоритарный элемент, первый вход первого элемента РАВНОЗНАЧНОСТЬ подключен к шине первого входного сигнала устройства, а его второй вход — к первому входу мажоритарного элемента и шине второго входного сигнала устройства, вторые входы второго элемента РАВНОЗНАЧНОСТЬ и мажоритарного эле— мента подключены к шине входного перено55

А;

А;

А;+ В;+Р

А,+Ъ;+ Р

В, А;

В; А; са-заема устройства, третий вход мажоритарного элемента подключен к шине третьего входного сигнала устройства, а его выход — к шине выходного переноса-заема устройства.