Ячейка матричного умножителя

 

Изобретение относится к области иьтульсной техники и может быть использовано при построении схем аппаратного умножения операндов. Цель изобретения - расширение функциональных возможностей ячейки матричного умножителя - достигается введением функции умножения. Для этого в ячейку дополнительно введены с третьего по восьмой инверторы и выходная шина суммы, а также соответствующие функциональные связи. На чертеже показаны информационные шины 1 и 2, входная шина 3 переноса, выходная шина 4 суммы, инверторы 5, 7 - 13, выходная шина 6 переноса, входная шина 14 суммы. Работа устройства поясняется таблицей, приведенной в описании изобретения. 1 ил., 1 табл. сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51) 4 G 06 F 7 50

13, ОПИСАНИЕ. ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ASTOPCHOIVIY СВИДЕТЕЛЬСТВУ (21) 4077369/24-21 (22) 13.06 ° 86 (46) 30.01 ° 88.Бюл, М 4 (71) Московский инженерно-физический институт (72) Ю,Г.Дьяченко, В.А,Коваленко, А.Н.Костромов, В.П.Седов и С.А,Соколов (53) 621.374 (088.8) (5e) Авторское свидетельство СССР

)) 1177809, кл. G 06 F 7/50, 1984.

Авторское свидетельство СССР

)) 1117634, кл. G 06 F 7/50, 1983. (54) ЯЧЕЙКА МАТРИЧНОГО УМНОЖИТЕЛЯ (57) Изобретение относится к области импульсной техники и может быть использовано при построении схем аппаратного умножения операндов. Цель изобретения — расширение функциональных возможностей ячейки матричного умножителя — достигается введением функции умножения. Для этого в ячейку дополнительно введены с третьего по восьмой инверторы и выходная шина суммы, а также соответствующие функциональные связи. На чертеже показаны информационные шины 1 и 2, входная шина 3 переноса, выходная шина 4 суммы, инверторы 5, 7 — 13 выходная шина 6 переноса, входная шина 14 суммы. Работа устройства поясняется таблицей, приведенной в описании изобретения. 1 ил., с

1 табл.

1370652

Изобретение относится к импульсной технике и может быть испольэоваS „C,„а1 b С„, Б

5 О

0 1

1 1 1

О 1 0

1 1

О О 1

1 О 1

О 0 О

1 О 1

О О О

О 0

О О

О 1

О 1

1 0

1 О

1 I

1 1

1 О О

О 1 1

I О О но при построении схем аппаратного умножения операндов.

Цель изобретения - расширение функциональных возможностей устройства путем введения функции умножения.

На чертеже представлена электрическая принципиальная схема ячейки матричного умножителя.

Устройство содержит первую l u вторую 2 информационные шины, входную шину 3 переноса, выходную шину

4 суммы, соединенную с выходом первого инвертора 5, выходную шину 6 переноса, соединенную с вторым инвертором 7, с третьего по восьмой инверторы 8 - 13 и входную шину 14 суммы, 20 причем первая информационная шина 1 соединена с истоком р-транзистора третьего инвертора 8, вход которого соединен с второй информационной шиной 2, а выход — с входом четверто- 25 го инвертора 9 и истоком р-транзистора пятого инвертора 10, исток итранзистора которого соединен с выходом четвертого инвертора 9 и истоком и-транзистора восьмого инве -ора 30

13, входная шина переноса 3 соединена с входом пятого инвертора 10, выход которого соединен с входом шестого инвертора 11 и истоком и-транзистора седьмого инвертора 12, исток р-транзистора которого соединен с выходом шестого инвертора 11 и входом восьмого инвертора 13, выход которого соединен с входом второго инвертора 7, входная шина 14 соединена с 40 входом седьмого инвертора 12, выход которого соединен с входом первого инвертора 5, вход седьмого инвертора 12 соединен с истоком р-транзистора восьмого инвертора 13. 45

Устройство работает следующим образом.

На шины 1 и 2 поступают операнды а и Ь. На шину 3 поступает перенос

С „с предыдущего разряда ячейки матричного умножителя. На шину 14 поступает инверсный результат суммирования Б с предыдущего разряда. На шинах 4 и 6 формируются сигналы инверсии результата суммирования S выл и переноса Сщд соответственно.

Устройство функционирует в соответствии с таблицей истинности.

О О О 0 0

О О 1 0 0

О 1 О 1 I

О 1 1 О О

Формула из обретения

Ячейка матричного умножителя содержит первую и вторую информационные шины, входную шину переноса, выходную шину cymar, соединенную с выходом первого инвертора, выходную шину переноса, соединенную с выходом второго инвертора, о т л и ч а ющ а я с я тем, что, с целью расширения функциональных возможностей, в нее введены с третьего по восьмой инверторы и входная шина cymar, первая информационная шина соединена с истоком р-транзистора третьего инвертора, вход которого соединен с второй информационной шиной, а выходс входом четвертого инвертора и истоком р-транзистора пятого инвертора, исток и-транзистора которого соединен с выходом четвертого инвертора

70652

Составитель А. Кабанов

Техред М. Дидык Корректор С. Шекмар

Редактор Л. Пчолинская

Заказ 42)/49

Тирвк 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

II3035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4

3 l3 и истоком и-транзистора восьмого ин1вертора, входная шина переноса соединена с входом пятого инвертора, выход которого соединен с входом шестого инвертора и истоком и-транзистора седьмого инверт ор а, и сток р-транзисторара которого соединен с выходом шестого инвертора и входом восьмого ин» вертора, выход которого соединен с входом второго инвертора, входная ! шина суммы соединена с входом седь,мого инвертора, выход которого соединен с входом первого инвертора, вход седьмого инвертора соединен с истоком р-транзистора восьмого ин» вертора.

Ячейка матричного умножителя Ячейка матричного умножителя Ячейка матричного умножителя 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств ЭВМ и спецпроцессоров

Изобретение относится к вычислительной технике и может использоваться при проектировании цифровых интегUi Ч Мг 5 ft-;7 Иъ В ральных микросхем и электронных вычислительных машино Цель изобретения - упрощение устройства„ Устройство содержит элементы РАВНОЗНАЧНОСТИ 1, 2 и мажоритарный элемент 3

Изобретение относится к вычислительной техника и может быть использовано в арифметических устройствах ЭВМ и устройствах цифровой обработки сигналов

Сумматор // 1363190
Изобретение относится к вычислительной технике и может использоваться в инт егральных схемах на КМДП-транзисторах

Изобретение относится к вычислительной технике и может быть использовано при построении различных цифровых устройств

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ

Изобретение относится к импульсной технике и может быть использовано при построении функционально-адаптивной цифровой аппаратуры

Изобретение относится к области вычислительной техники, может быть использовано при построении интегральных микросхем цифровой обработки информации

Изобретение относится к области импульсной техники и может быть использовано при построении аппаратной части умножителей двоичньгх чисел

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх