Устройство для формирования тестов логических блоков

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для формирования тестов в системах контроля и диагностики логических блоков. Пелью изобретения является упрощение устройства. Устройство содержит тактовый генератор 1, N-разрядный регистр 2 сдвига, где N - разрядность формируемого теста, первый и второй сумматоры по модулю два 3, 4, мультиплексор 5, счетчик 6, дешифратор 7 и RS-триггер 8. За счет введения второго сумматора по модулю два с соответствующими связями устройство в про ;ессе формирования очередного фрагмента теста одновременно вычисляет вектор инициализации для следующего фрагмента. После окончания цикла автономной генерации фрагмента теста производится цикл инициализации , далее указанные циклы чередуются до достижения необходимой полноты сформированного теста. 1 ил. & (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСН ИХ

РЕСПУБЛИК A1 (19) (11) (51) 4 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСН0МУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4125011/24-24 (22) 29,09,86 (46) 15.04.88. Бюл, )"- 14 (71) Специальное конструкторское бюро часового и камневого станкостроения (72) Е.И.Мазур (53) 681.3 (088,8) (56) Авторское свидетельство СССР

Р 792256, кл. G Об F 11/00, 1979.

IEEE Transaction on computers, vol. С-34, 1(- 9, Sep. 1984, р. 845849. (54) УСТРОЙСТВО ЛЛЯ ФОРМИРОВАНИЯ

ТЕСТОВ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для формирования тестов в системах контроля и диагностики логических блоков. Иелью изобретения является упрощение устройства. Устройство содержит тактовый генератор 1, N-разрядный регистр 2 сдвига, где N — разрядность формируемого теста, первый и второй сумматоры по модулю два 3, 4, мультиплексор 5, счетчик 6, дешифратор 7 и RS-триггер 8. За счет введения второго сумматора по модулю два с соответствующими связями устройство в процессе формирования очередного фрагмента теста одновременно вычисляет вектор инициализации для следующего фрагмента. После окончания цикла автономной генерации фрагмента теста производится цикл инициализации, далее указанные циклы чередуются до достижения необходимой полноты сформированного теста ° 1 ил, 1388874

Изобретение относится к автоматике и вычислительной технике и может быть использовано для формирования тестов в системах контроля и диагностики логических блоков.

Целью изобретения является упрощение устройства.

На чертеже представлена функциональная схема устройства. 10

Устройство для формирования тестов логических блоков содержит тактовый генератор 1, N-разрядный регистр 2 сдвига, первый 3 и вТорой 4 сумматоры по модулю два, мультиплексор 5, счетчик 6, дешифратор 7 и

RS — триггер 8, Устройство работает следующим образом.

Единичный сигнал на входе устройJ ства удерживает регистр 2 и счетчик

6 в исходном состоянии. После установки на входе устройства нулевого сигнала по каждому тактовому импульсу с выхода. генератора 1 происходит сдвиг регистра 2. 11ри этом в течение

2N-К тактов, пока на выходах счетчика 6 не появится комбинация 2N-К, соответствующая единичному сигналу на втором выходе дешифратора 7; триг- 30 гер 6 удерживается в нулевом состоя,нии и первые К разрядов регистра 2 работают как обычный регистр с линейной обратной связью, формируемой на первом сумматоре 3 по модулю два.

Как только счетчик 6 достигает состо- 5 яния 2N-К, сигнал на выходе триггера 8 становится единичным, мультиплексор 5 переключается и на вход регистра 2 в течение К тактов поступает очередной инициализирующий вектор, сформированный на втором сумматоре 4 по модулю два. При достижении счетчиком 6 состояния 2N появляется сигнал на третьем выходе дешифратора 7, что вызывает сброс счетчика 6 в нулевое состояние. Таким образом, происходит чередование циклов автономной генерации с циклами инициализации.

Работа устройства формирования теста основана на представлении состояний сдвигающего регистра с помощью элементов поля остатков по моду-. лю полинома С(Х) и на том факте, что множество представителей циклов в поле остатков по модулю неприводимого

TIDJIHHOMB o eT biT e e e eHo aKBK о,oG,...,ос где ac — примитивный элемент поля. Поэтому все множество представителей циклов может быть получено путем реализации умножения на м, . Так как состояния сдвигающего регистра с характеристическим полиномом С(Х) могут бить отождествлены с остатками по модулю С(Х), а умножение на фиксированный полином реализуется посредством суммирования по модулю два определенных разрядов регистра, то это позволяет построить схему устройства формирования тестов, в котором инициализирующие векторы, являющиеся представителями различных циклов, не хранятся в ПЗУ, а вычисляются в процессе генерации теста.

Например, рассмотрим устройство для генерации теста с параметрами

N = 23 и К = 11, причем характеристическим полиномом регистра является порождающий полином кода Голея.

G(X) = ХЯ+ Х9+ X7+ Xб+ X +

+ Х + 1. В поле остатков по модулю

G(X) примитивным элементом является, например, Х + 1. Для реализации ум-. ножения на данный элемент требуется один двухвходовый сумматор по модулю два, причем входы сумматора необходимо соединить с выходами регистра. На установочном входе устройства при этом необходимо сформировать сигнал с периодом 2 ?3 = 46 тактов, равный нулю в течение 23 2 — 11

35 тактов и равный единице в течение 11 тактов за один период.

Формула и з о б р е т ения

Устройство для формирования тестов логических блоков, содержащее тактовый генератор, N-разрядный регистр сдвига, где И вЂ” разрядность формируемого теста, первый сумматор по модулю два, мультиплексор, счетчик, дешифратор и RS-триггер, причем установочный вход устройства соединен с установочным входом N-разрядного регистра сдвига и первым входом сброса счетчика, синхровход которого соединен с выходом тактового генератора и синхровходом И-разрядного регистра сдвига, выходы которого являются информационными выходами устройства, входи первого сумматора по модулю два соединены в соответствии с образующим неприводимым полиномом

G(X) К-й степени (K4N) с выходами

1388874

Составитель С.Старчихин.

Техред А.Кравчук

Корректор A.06ðó÷àð

Редактор Е.Копча

Заказ 1581/50 - Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

N-разрядного регистра сдвига из числа первых К выходов регистра, в том числе с К-М, выход первого сумматора по модулю два соединен с первым ин5 формационным входом мультиплексора, выход и управляющий вход которого соединен соответственно с информационным входом N-разрядного регистра сдвига и выходом RS-триггера, нуле- 10 вой и единичный входы которого соединены соответственно с первым и вторым выходами дешифратора, третий выход и входы которого соединены соответственно с вторым входом сброса и разрядными выходами счетчика, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит дополнительно второй сумматор по модулю два, входы которого соединены в соответствии с примитивным элементом поля остатков по модулю

G(X) с выходами N-разрядного регистра сдвига из числа последних К его выходов, а выход второго сумматора по модулю два соединен с вторым информационным входом мультиплексора.,