Суммирующее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств обработки цифровой информации. Цель изобретения - упрощение устройства за счет измене- НИН алгоритма преобразования разряд-. ных срезов и преобразования уплотненного кода в унитарный. Суммирующее устройство содержит постоянный запоминающий блок 1, первую и вторую группы злементов И 2,3, группу злементов задержки 4, преобразователь двоичного кода в уплотненный код 5. Для достижения цели изобретения в устройство введена группа злементов НЕ 6. 2 ил. I (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (511 1 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4149955/24-24 (22) 20,11.86 (46) 15,05,88. Бюл. У 18 (71) Ленинградский электротехнический институт им.В.И.Ульянова (Ленина) (72) О.Г. Кокаев, В.С. Кисленко (SU}, Амехо Давид (NG) и Л.А.Жигач (SU) (53) 681. 325, 5 (088, 8) . (56) .Авторское свидетельство СССР

У 1200281, кл. 6 Об F 7/50, 1984.

Авторское свидетельство СССР

9 1174920, кл. G 06. F 7/50, 1983.

„„SU,» 1396139 А 1 (54) СУММИРУ10П1ЕЕ УСТРОЙСТВО (57} Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств обработки цифровой информации. Цель изобретения— упрощение устройства за счет измене ния алгоритма преобразования разряд-. ных срезов и преобразования уплотненного кода в унитарный. Суммирующее устройство содержит постоянный запоминающий блок 1, первую и вторую группы элементов И 2,3, группу элементов задержки 4, преобразователь двоичного кода в уплотненный код 5.

Для достижения цели изобретения в устройство введена группа элементов

НЕ 6. 2 ил.

1 !39б139 2

Изобретение относится к вычислител> ной технике и может быть использовано при разработке быстродействующих устрОйств обработки цифровой информации.

Цель изобретения — упрощение устройства.

На фиг.l представлена структурная схема суммирующего устройства; на фиг.2 — размещение информации в постоянном запоминающем блоке для случая обработки 5 операндов.

Суммирующее устройство содержит постоянный запоминающий блок (ПЗБ) 1, 15 первую и вторую группы элементов И 2 и 3„ Группу элемент(>в зад pKKH преобразователь > дпоичног0 кода в уплотненный код >1Д.")> группу элементов НЕ б, причем первые т ходы первой группы элементов И 2 подключены к входу 7 синхронизации устройства, входы ПДУ 5 соединены с выходами соответствующих элементов 4 задержки, а выходы с п -го по 2 -. с вторыми входами соответствующих элементов И 3 второй группы, информационные входы

8 устройства соединены с вторыми входами соответствующих элементов

Н 2 первой группы, вхопы группы элементов НЕ б соедине»ь> с соответствующими выхоцами ПДУ 5, а выходы, кроме и-го элемента HE б, соединены с первыми входами элементов И 3 второй группы, адресные входы ПЗБ 1 соеди-. пепы соответственно с выходом и-го элемента НЕ б, выходами элементов

И 3 второй группы и первым выходом

ПДУ 5, первый разрядный выход ПЗБ 1 соединен с выходом 9 результата 40 ф устройства,. а остальные разрядные выходы подключены к входам соответствующих элементов 4 задержки, Ус гройство работает следующим об- 45 разом.

На входы 8 поступак>т одноименные разряды всех слагаемых начиная с младших разрядов„ которые через элементы И 2 поступают на входы ПДУ 5 в течение тактового импульса по входу 7. По второй части входов ПДУ 5, соединенных с выходами элементов 4 задержки, поступает признак переноса, сформированного в предыдущем такте суммирования„ На выходе ПДУ 5 форми55 руется уплотненный код, соответств.ующий количеству логических единиц в коде, который был подан >IQ его вход.

Блок, включающий группу элементов

HE б, элементов И 3 и связь с первого выхода ПДУ 5, предназначен для формирования унитарного кода из уплотненного. Сформированный унитар-: ный код активизирует одну из строк

ПЗБ 1, в результате этого считываются разряд результата на выход 9 и признаки переноса в следующий такт суммирования, которые поступают на элементы 4 задержки. Общее число тактов вычисления суммы

m = и -(Ео, К), где n — разрядность слагаемых;

N - количество слагаемых.

Пусть необходимо просуммировать следующие пять слагаемых: 101101

110110, 01!101, 110111, 100101, Обрабатываемые срезы на выходе элементов И 2 имеют вид . 10111 01010, 11111, 10100, 01110, 11011.

В течение первого тактового импульса, поданного на вход 7 синхронизации, на вход ЦПУ. 5 подаются раз-. рядный срез младших разрядов слагаемых 10111 и признак переноса 0000, так как в исходном состоянии активизирована была первая строка ПЗБ 1.

На выходе 1>ДУ 5 сформируется код

000001111, а после преобразования его в унитарный получается код

000001000. Полученный унитарный код активизирует четвертую строку ПЗБ 1, при этом на выход 9 результата поступает значение 0" а признак пе9 реноса равен 0011.

Величина времени задержки сигнала, формируемая элементом 4 задержки, равна: СИ ÇÝ> где Т вЂ” период поступления синхроимпульсов;

Г - задержка сигналов на ПДУ 5, 3з

ПЗБ 1 и блоке преобразования уплотненного кода в унитарный.

К моменту поступления на входы

ПДУ 5 второго разрядного среза, подаваемого в момент подачи второго импульса синхросигнала и равного

010!О, на вторую часть его входов поступит признак переноса 0011, На выходе ПДУ 5 сформируется код

000001111 а после преобразования в унитарный — 000001000, В ПЗБ 1 будет активизирована четвертая строка, при этом значение результата равно

"0", а признака переноса — 0011.

В третьем такте работы устройства на вход ПДУ 5 поступит код 111110011.

После преобразования получим уплотненный код OOlllllll а соответствующий ему унитарный равен 001000000.

По данному адресу из ПЗБ 1 будут

11 И считаны значение результата 1 и признак переноса, равный 0111, Аналогичным образом предлагаемое устройство продолжает работу до получения восьмого разряда суммы, Полученный результат равен 11011100. В седьмом и восьмом тактах на вход элементов И 2 поступают нулевые коды.

Формула и з о б р е т е н и я

Суммирующее устройство, содержащее постоянный запоминающий блок, первую и вторую группы элементов И, группу элементов задержки, преобразователь двоичного кода в уплотненный код, причем первые входы элементов И первой группы подключены к входу синхронизации устройства, входы первой группы преобразователя двоичного кода в уплотненный код соединены с выходами соответствующих элементов задержки группы, выходы преобразователя двоичного кода в уплотнен6139

4 ный код с и-го по второй (где n=

2m-1; m - количество операндов) соединены с первыми входами соответствующих элементов И второй группы с (fl-1)-го по первый, о т л и ч а ющ е е с я тем, что, с целью упрощения устройства, в него введена группа элементов НЕ, причем информационные входы устройства соединены с вторыми входами соответствующих элементов И первой группы, входы элементов КЕ группы соединены с соответствующими выходами преобразователя двоичного кода в уплотненный код, выходы элементов НЕ группы, кроме п-го, соединены с вторыми входами соответсвующих элементов И второй группы, адресные входы посто20 янного запоминающего блока соединены соответственно с выходом и-го элемента НЕ группы, выходами элементов И второй группы и первым выходом пре образователя двоичного кода в уплот25 ненный код, первый разрядный выход постоянного запоминающего блока соединен с выходом результата устройства, а остальные разрядные выходы подключены к входам соответствующих

3Q элементов задержки группы, выходы элементов И первой группы соединены соответственно с входами второй группы преобразователя двоичного кода в уплотненный код.

1396139

Составитель И.Есенина

Техред И.Дидик

1(орректор М.Иаксимишинец

Редактор А.Лежнина

Заказ 2496/50 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035„ 35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4