Устройство для выработки синхросигналов

 

Изобретение относится к вычислительной технике, в частности предназначено для использования в системах обработки данных. Устройство позволяет осуществить повторный запуск не только с начала цикла или с места останова, но и с произвольного места цикля. Целью изобретения является расширение функциональных возможно стей за счет обеспечения приостанова и повторного запуска синхросигналов с определенного мест а цикла. Цель достигается за счет введения элементов МПИ 29, 30, 31, 32, 33 и элементов И 35, 36, 37, 38, 39. 1 ил. (О

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1405041 д 1 4 С 06 Г 1/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

/ -—

3jpf л,1-,-, ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1,;;,:.!

Н АВТОРСКОМ У СВИДЕТЕЛЬСТВУ ( (57) Изобретение относится к вычисприостанова и повторного запуска синхросигналов с определенного места цикла. Цель цостигается за счет введения элементов ИЗИ 29, 30, 31 32, 33 и элементов И 35, 36, 37, 38, 39.

1 ил.

3$ _#_ >> >< >9 (21) 4191132/24-24 (22) 29.12.86 (46) 23.06.88.Бюл. № 23 (71) Институт ядерных исследований

AH УССР (72) В.И.Гаврилюк, В.И.Кирищук, С.И.Кирищук и А.И.Феоктистов (53) 681.3 (088.8) (56) Патент Великобритании № 1509059, G 06 & 1/04, опублик.

1978.

Авторское свидетельство СССР

¹ 1310793 06.01.86. (54) УСТРОЙСТВО ДПЯ ВЫРАБОТКИ СИНХРОСИГНАЛОВ лительной технике, в частности предназначено для использования в системах обработки данных. Устройство позволяет осуществить повторный запуск не только с начала цикла или с места останова, но и с произвольного места циклл. Целью изобретения является расширение функциональных возможностей за счет обеспечения

1405041

Изобретение относится к вычислительной технике, в частности предназначено для использования в системах обработки данных.

Целью изобретения является расширение функциональных возможностей за счет обеспечения приостанова и повторного запуска синхросигналов с определенного места цикла. 1О

На чертеже приведена блок-схема устройства.

Устройство содержит блок 1 постоянной памяти, регистр 2, блок 3 постоянной памяти, вход 4 останова, элементы И 5-9 первой группы, блок

10 сравнения, триггер 11, элемент ИЛИ

12, триггер 13, элемент И 14, вход

15 первоначального запуска устройства, выход 16 триггера 13, элементы

i7 — 21 задержки группы, вход 22 разрешения продолжения работы устройства, вход 23 повторного запуска устройства, элементы И 24-28 второй группы, элементы ИЛИ 29-33, синхро- 25 вход 34 устройства, входы 35-39 задания повторного запуска устройства и выходы 10 устройства.

Устройство работает следующим образом. 30

В исходном состоянии сигналами по входам 15 и 22 устройства триггеры

11 11

11 и 13 устанавливаются в 0

В блоке 1 постоянной памяти младшие выходные разряды соединены через элементы 17 — 21 задержки с адресными входами.

Блок 1 постоянной памяти программируется таким образом, что в каждой ячейке записан адрес следующей ячей- 4 ки в некоторой замкнутой последовательности так, что при работе устройства блок 1 памяти постоянно циклически адресуется к самому себе, формируя на своих выходах тактовые 45 сигналы.

Так как триггер 11 установлен в ноль, то на его выходе логическая единица, которая разрешает прохождение сигналов через элементы И 5-9 и элементы ИЛИ 29-33 на входы регистра 2.

При этом, если на синхровходе 34 регистра 2 не подан запрещающий потенциал разрешается передача счетной

55 последовательности с выходов блока 1 постоянной памяти на адресные входы блока 3 постоянной памяти, а прохождение сигна.лон с выхода блока 10 сравнения через элемент И 14 блоки— руется триггером 13. В случае поступления запрещающего потенциала на синхронход 34 регистра 2 генерация тактовых импульсов «а выходах устройства останавливается. Есл:: на нхоц 4 останова устройства поступает логическая единица, триггер 11 устанавливается н "1", тем самым запрещает прохождение сигналов с блока 1 посто— янной памяти через элементы И первой группы на вход регистра 2. Если при этом на вход 15 первоначального запуска устройства поступает логическая единица, то триггер 11 сбрасывается в "0 и в случае, когда на синхровходе 34 регистра 2 нет запрещающего потенциала, генерация тактовых импульсов на выходах устройства продолжается до случайного места цикла.

Если необходимо запустить генерацию тактовых импульсов с определенного места цикла, то, подав на первые входы элементов И 24-28 второй группы соответствующий оооО, в частности это может быть и код начала цикла, и на синхронход 34 рсгистра

2 разрешающийпотенциал, этот код записывается в per.истр 2. При подаче логической единицы на вход 23 повторного запуска устройства триггер 13 устанавливается н "1", разрешая прохождение сигнала с выхода блока 10 сравнения н момент совпадения состояния выходов блока 1 памяти и содержимого регистра 2 через элементы 14 и 12 на вход сброса триггера ii, сброс в "0" которого приводит к повторному запуску устройства с определенного места цикла. При этом

1 если в регистр 2 не записывать новый код, а оставить тот, что был в момент останова, то начатая последовательность тактовых импульсов просто будет продолжена.

Затем при поступлении сигнала на вход 22 повторного запуска устройства триггер 13 устанавливается в "0", и устройство продолжает оною работу.

Фо р мул а и з î 6 р е т е н ия

Устройство для вырабо i ки сичхросигналов, содержащее два блока постоянной памяти, регистр, группу элементов задержки, первую группу элементов И, блок сравнения, пва триггера, элемент И и элемепт П Ц1, причем

- 1405041

Составитель Н.Торопова

Техред М. Дидык Корректор M.Ìàêñèìèøèíåö

Редактор B. Бугренкова

Заказ 3106/53

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 выходы первого блока постоянной памяти соединены соответственно с первыми входами элементов И первой группы, выходы элементов задержки — с адресными входами первого блока посто5 янной памяти, выходы регистра — с адресными входами второго блока постоянной памяти и с первой группой информационных входов блока сравнения, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого триггера, единичный вход которого является входом повторного запуска уст ройства, нулевой вход первого триггера является входом разрешения продолжения работы устройства, выход элемента И соединен с первым входом элемента ИДИ, второй вход которого является входом первоначального запуска устройства, выход элемента ИЛИ соединен с нулевым входом второго триггера, единичный вход которого является входом останова устаройства, выходы второго блока постоянной памяти являются выходами устройства, отличающeеся тем,что, с целью расширения функциональных возможностей путем обеспечения приостанова и повторного запуска синхросигналов с определенного места цикла, в устройство введена группа элементов ИЛИ и вторая группа элементов И, причем первые входы элементов И второй группы являются соответственно входами задания повторного запуска устройства, прямой выход второго триггера соединен с вторыми входами элементов И второй группы, инверсный вход второго триггера соединен с вторыми входами элементов И первой группы, выходы элементов И первой группы соединены соответственно с первыми входами элементов ИЛИ группы, вторые входы которых соединены соответственно с выходами элементов И второй группы, выходы элементов ИЛИ группы соединены соответственно с информационными входами регистра, синхровход которого является синхровходом устройства.