Синхронный делитель частоты
Изобретение может быть использовано при построении хронизаторов, цифровых синтезаторов частоты, электромузыкальных инструментов. Синхронный делитель частоты содержит IK- триггеры 1-4, элемент И 5, тактовую шину 6, шину 7 сброса и выходную тину 8. Введение в синхронный делитель частоты новых электрических связей между функциональными элементами повряшает надежность его работы и снижает потребляемую мощность. 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) (51) 4 Н 03 К 23/40
ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ М А BTOPCKOMV СВИДЕТЕЛЬСТВУ (21) 4170287/24-?1 (22) 30.12.86 (46) 30.06.88. Бюл, ¹ 24 (72) Ю.А.Базалев (53) 621.374(088.8) (56) Будинский Я. Логические цепи в цифровой технике: Перев, с чешск. К.Юнга/ Под ред. Б.А.Калабекова, М.: Связь, 1977, с.245, табл.6,3в. Авторское свидетельство СССР 1150759, кл. Н 03 К 23/40, 10.10.83. (54) СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ (57) Изобретение может быть использовано при построении хронизаторов, цифровых синтезаторов частоты, электромузыкальных инструментов. Синхронный делитель частоты содержит IKтриггеры 1-4, элемент И 5, тактовую шину 6, шину 7 сброса и выходную шину 8. Введение в синхронный делитель частоты новых электрических связей между функциональными элементами повьш)ает надежность его работы и снижает потребляемую мощность. 2 ил. 1406787 Изобретение относится к импульсной технике и может быть использовано при построении хронизаторов цифровых синтезаторов частоты, электромуэыкальных инструментов и т.д. Цель изобретения — говышение надежности при одновременном упрощении устройства и, кроме того» снижение потребляемой мощности. ! О На фиг ° 1 приведена электрическая функциональная схема синхронного делителя частоты (на 11); на фиг.2 временные диаграммы, поясняющие его работу. ! Синхронный делитель частоты содержит первый 1, второй 2, третий 3, четвертый 4 IK-триггеры и элемент И 5. С- и R-входы всех IK-триггеров соединены соответственно с тактовой 20 шиной 6 и с шиной 7 сброса. Инверсный выход четвертого IK-триггера 4 соединен с I-входом третьего IK- . триггера 3 и с первым входом элемента И 5, выход которого соединен с вы- 25 ходной шиной 8 и с К-входом второго IK-триггера 2, инверсный выход которого соединен с К-входом первого IKтриггера 1, I-вход которого соединен с прямым выходом четвертого IK-триг30 гера 4. Прямой выход первого IK-триггера 1 соединен с К-входом четвертого IK-триггера 4 и с I-входом второго IK-триггера 2. Инверсный выход первого IK-триггера 1 соединен с Квходом третьего IK-триггера 3, пря35 мой выход которого соединен с вторым входом элемента И 5, инверсный выход — с I-входом четвертого IK-триггера 4. При таком соединении элементов логические уравнения для I- и К-входов IK-триггеров 1 — 4 синхронного делителя частоты следующие I)Q q I2 Я iЪ 04 i4 ЦЪ Ki 0 Ke=Q 04 К!(, К = Q<, импульс переноса П -0 О» K ° ф Устройство работает следующим образом. 50 По сигналу "Сброс" на шине 7 IKтриггеры 1 - 4 устанавливаются в исходное состояние, при этом сос тоя ния выходов (фиг. 2, при i =О) IK-триггеров 1 — 4 равны: Q,-=О; Ц =0; Q =0; 55 Q -0. На основании логических уравнений для I- и К-входов IK-триггеров 1 — 4 состояния входов следующие: I =О; 1 =0! 1 =!» 14=1 К =!» К =О» Кэ=!» К =О. Поскольку IK-триггер по входному импульсу на шине 6 при I=O и К=О не изменяет своего состояния, при I=l и К=-1 переключается в противоположное состояние, при I l и К=О переключается в состояние "1", а при I=O н К=l — в состояние "0", то по первому импульсу на шине 6 IK-триггеры 3 и 4 переключаются в состояние "1", а IKтриггеры 1 и 2 не изменяют своего состояния (фиг.2, при 1=1). При этом состояния выходов IK-триггеров 1 — 4 становятся равными Q =0; Q =О; Q 1; Изменяются и состояния входов, которые становятся равными I =1; I< 4» <» г =0» .(=0; I -0", K -=1;К =0; К = l К =О. По второму импульсу устройство переходит в свое второе состояние (фиг.2, при 1=2), при котором Q< =1; i„=1;K,=l» К =О; Кз=О; Kq=I. Рассматривая и далее таким же образом работу синхронного делителя частоты, получим все состояния выходов и входов каждого IK-триггера при всех i=0,1,2... °,10 (см.фиг.2). При поступлении 11-го импульса на шину 6 устройство возвращается в исходное состояние. При непрерывном поступлении импульсов по шине 6 цикл работы устройства повторяется через каждые 11 импульсов. Ф о р м у л а и з о б р е т е н и я » Синхронный делитель частоты, содержащий элемент И и первый, второй, третий и четвертый IK-триггеры, С- и R-входы которых соединены соответственно с тактовой шиной и с шиной сброса, прямой выход первого IK-триггера соединен с I-входом второго IKтриггера, и выходную шину, о т л ич а ю шийся тем, что, с целью повышения надежности при одновременном упрощении, I-вход первого IKтриггера соединен с прямым выходом четвертого IK-триггера, инверсный выход второго IK-триггера подключен к К-входу первого IK-триггера, прямой выход которого соединен с К-входом четвертого IK-триггера, инверсный выход третьего IK-триггера соединен с I-входом четвертого IK-триг1406787 фиг. 2 Составитель А.Соколов Техред М.Дидык Корректор Э.Лончакова Редактор Е.Копча Заказ 3207/54 Тираж 928 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб °, д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 гера, инверсный выход которого соединен с I-входом третьеro IK-триггера и первым входом элемента И, прямой выход третьего IK-триггера соединен с вторым входом элемента И, 5 выход которого соединен с выходной шиной и К-входом второго IK-триггера, инверсный выход первого IK-триггера соединен с К-входом третьего IK-триггера.
