Многоканальное устройство управления

 

Изобретение относится к области управления и регулирования и предназначено для использования в системах число вого программного управления металлорежущими станками. Целью изобретения является повьшение точности управления. В устройство для числового программного управления, содержащее задающий генератор 8, триггер управления 1 регистр адреса 2, регистр адреса 4, блок памяти 3, регистр цифроаналогового преобразо- . .вателя 9, цифроаналоговый преобразователь 11, операционный усилитель 14, коммутатор 15, элемент памяти 17, ДО...Л15 e, число которьвс определяется количеством исполнительных органов станка, делитель частоты 7, элемент И 6, буферный регистр 5, счетчик импульсов 10, введены источник опорного напряжения 12, блок стробирования коммутатора 13, инвертор 18, интегратор 19, Кроме того, вход старшего разряда цифроаналогового преобразователя соединен с инверсным выходом старшего разряда регистра цифроаналогового преобразователя . Взаимодействие блоков и узлов организовано таким образом, что цифровые данные, получаемые от внешнего блока, записьтаются в запоминающее устройство по ячейкам, соответствующим адресам управления по каналам А1...Ап, считьшаются под управлением регистра адреса сканирования и после преобразования в аналоговое напряжение положительной или отрицательной полярности, скорректированное по уровню нулевого значения его величины , коммутатором распределяются по своим элементам памяти, с которых происходит управление соответствуйщим исполнительным органом станка. 8 ил. It i (Л С со со ч СО фигЛ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (Я) 4 С 05 В 19 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4107831/24-24 (22) 13.06.86 (46) 15.07.88. Бюл. У 26 (72) Г.П,Грикун, В.В.Дорощук и Л.Ф.Кулиш (53) 621.503.55(088.8) (56) Авторское свидетельство СССР

У 1050108, кл. Н 03 К 13/02, 1983.

Патент Японии Р 56-13321, кл. G 05 В 15/02, опублик. 1981. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57) Изобретение относится к области управления и регулирования и предназначено для использования в системах числового программного управления металлорежущими станками. Целью изобретения является повышение точности управления. В устройство для числового программного управления, содержащее задающий генератор 8, триггер управления 1» регистр адреса

2, регистр адреса 4, блок памяти 3, регистр цифроаналогового преобразо,вателя 9, цифроаналоговый преобразователь 11, операционный усилитель

l4, коммутатор 15, элемент памяти 17, ДР...Д5 число которых определяется количеством исполнительных органов станка, делитель частоты 7, элемент И 6, буферный регистр 5, счетчик импульсов 10, введены источник опорног6 напряжения

12, блок стробирования коммутатора

13, инвертор 18, интегратор 19, Кроме того, вход старшего разряда цифроаналогового преобразователя соединен с инверсным выходом старшего разряда регистра цифроаналогового преобразователя ° Взаимодействие блоков и узлов организовано таким образом, что цифровые данные, получаемые от внешнего блока, записываются в запоминающее устройство по ячейкам, соответствующим адресам управления по каналам А1...An, считываются под управлением регистра адреса сканйрования и после преобразования в аналоговое напряжение положительной или отрицательной полярности, скорректированное по уровню нулевого значения его величины, коммутатором распределяются по своим элементам памяти, с которых происходит. управление соответствующим исполнительным органом станка. 8 ил.

1 ) 4099

Изобретение относится к устройствам управления и регулирования и может быть использовано в системах числового программного управления для управления исполнительными органами станков.

Цель изобретения — повышение точ,ности управления.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2— схема блока стробирования коммутатора; на фиг. 3 — временные диаграммы

-работы блока стробирования коммутатора; на фиг. 4 — схема элемента памяти; на фиг. 5 — схема коммутатора; на фиг. 6 — уточненная схема соединения первого и второго регистров и триггера управления; на фиг. 7 — временные диаграммы работы устройства; 20 на фиг, 8 — структурная схема блока памяти.

Многоканальное устройство управления (фиг. 1) содержит триггер 1 управления, первый регистр 2 адреса, блок 3 памяти, (ЗУ), второй регистр

4 адреса, буферный регистр 5, элемент

И 6, делитель 7 частоты, задающий re" нератор 8, регистр 9 цифроаналогового преобразователя, счетчик 10 импульсов, цифроаналоговый преобразователь 11 источник 12 опорного напряжения, блок 13 стробирования коммутатора, операционный усилитель 14, коммутатор 15, первые 16 и второй 17 элементы памяти, инвертор 18, ин-35 тегратор 19, первый масштабируюший резистор 20, регистр 21 обратной связи, третий 22 и второй 23 масштабирующие резисторы.

На фиг. 2 обозначены счетчик 24, элемент И-НЕ 25 и элемент И 26, на фиг . 4 — операционный усилитель 27 и конденсатор 28, на фиг. 5 — счетчик 29, Устройство работает следующим образом.

Триггер управления записью -считыванием по сигналу "Вывод" от внешнего устройства отключает выходы регистра 4 адреса сканирования от адрес- 50 ных входов блока 3 памяти путем пере" вода регистра 4 в третье состояние, через элемент И 6 запрещает выцачу импульсов с выхода делителя частоты на счетный вход счетчика 10, на вход 55 разрешения записи регистра 9 цифроаналогового преобразователя, на вход буферного регистра 5, а также на вход блока l3 стробирования коммутатора. Одновременно триггер 1 подключает выходы регистра 2 адреса записи к адресным входам блока 3 памяти и разрешает запись данных в него. Получаемые цифровые данные записываются в блок 3 памяти, хранящий укаэанные данные в определенных ячейках памяти, определяемых приходящим адресом (А.l An) на вход регистра 2 адреса.

После окончания передачи данных в блок 3 памяти сигнал "Вывод" снимается, триггер 1 разрешает прохождение импульсов через элемент И 6 на счетный вход счетчика 10, блок 13 стробирования коммутатора, буферный регистр 5, регистр 9 цифроаналогового преобразователя, отключает выходы адреса регистра 2 адреса записи от входов блока 3 памяти переводом его в третье состояние, запрещает запись данных и подключает выходы регистра

4 адреса к адресным входам блока памяти путем вывода его из третьего состояния.

Регистр 4 адреса транслирует параллельно сигналы с выходов счетчика

10 поразрядно к входам буферного регистра 5. Перевод регистра 4 адреса из состояния, когда выходы отключены от адресных входов блока 3 памяти и буферного регистра 5 (выходы регистра 4 находятся в третьем состоянии, т.е. их выходное сопротивление велико и не мешает работать, аналогичному регистру 2 адреса записи), осуществляется.с помощью входа pasрешения выборки выходов. Когда на вход разрешения выборки выходов регистра 4 с инверсного выхода триггера 1 управления приходит высокий логический уровень, выходы регистра 4 адреса подключены. к адресным входам блока 3 памяти. Когда на вход разрешения выборки выходов регистра 4 с инверсного выхода триггера 1 управления приходит низкий ло" гический уровень, выходное сопротивление повышается (переход в третье состояние), а следовательно, сигналы с выхода счетчика 10 не проходят на. адресные входы блока 3 памяти. В это время благодаря установке логи" ческой единицы на первом (прямом) выходе триггера 1 управления разрешена работа регистру 2 адреса записи, ко торый выполнен аналогично.

1409973 4

Счетчик 1О импульсон последов ательно выдает коды адресов, которые импульсами задающего генератора 8 записываются в регистр 4 адреса, 5. т. е. циклический перебор адресов всех ячеек памяти блока 3 памяти.

Перезапись данных с выхода счетчика 10 в регистр 4 адреса под управлением импульсов задающего генератора 8 (с частотой большей, чем частота счетных импульсов) Повышает достоверность перезаписываемого кода н регистр 4.многократным подтверждением кода, что повышает надежность работы устройства в целом.

По выходному адресу регистра 4 адреса из блока 3 памяти на вход регистра 9 цифроаналогового преобразователя выдаются данные в виде кода, которые записываются в регистр 9 по сигналу записи кода, сформированного путем деления частоты на шестнадцать делителем 7 и элементом И 6.

Коэффициент деления делителя 7 может быть. другим и определяется быстродействием цифроаналогового преобразователя 11.

Данные с регистра 9 цифроаналогового преобразователя выдаются н ниде многоразрядного кода в цифроаналоговый преобразователь li для получения на его выходе постоянного на" пряжения, величина которого пропорциональна входному коду. Для организации биполярного управляющего напряжения выходной код регистра 9

cMeIIIeH на величину, равную весу старшего разряда кода, и соответствует результату суммирования входного числа регистра с числом, равным весу старшего разряда кода, а выходное напряжение операционного усилителя

14 смещено с помощью источника 12 опорного напряжения и резистор 22 на величину, компенсирующую смещение кода, поэтому входному коду нуля на регистр 9 соответствует на выходе операционного усилителя нулевое напряжение, а другим кодам — пропорциональные этим кодам напряжения с соответствующим знаком. Для получения смещенного кода достаточно взять инверсное значение состояния старшего разряда кода в региетре 9 и прямые значения состояний младших разрядов.

Полученное аналоговое напряжение пропорционально заданному коду подается на вход коммутатора, имеющего один вход и множество выходов. КoM— мутатор 15 согласно приходящему адресу передает аналоговое напряжение к одному из выходных элементон 16 памяти. Задание адреса на коммутатор осуществляет буферный регистр 5 в режиме сканирования от регистра 4 адреса сканиронания по сигналу записи кода, приходящему от элемента И 6.

С целью исключения записи н выходные элементы памяти напряжения помехи во время преобразования кода н аналоговое напряжение схема стробирования коммутатора вырабатывает импульсы, разрешающие работу коммутатора.

Блок 13 стробирования коммутатора (фиг, 2) работает следующим образом.

На вход параллельной записи счетчика 24 приходит импульс записи кода, который записывает в счетчик 24 код числа шестнадцать, и на выходе элемента И 26 присутствует нулевой потенциал. Импульсы, приходящие от задающего генератора на счетный вход счетчика 24, подсчитываются им, и после прохождения девятого импульса на выходе схемы стробирования устанавливается высокий логический уровень.

Когда счетчик 24 достигает до пятнадцати, на входах элемента И-НЕ

25 устанавливаются дне логические единицы. В результате на выходе блока 13 стробиронания устанавливается нулевой потенциал, Временные диаграммы работы блока 13 стробиронания коммутатора приведены на фиг. 3.

Элемент 16 памяти выполнен на операционном усилителе 27 и конденсаторе 28 (фиг. 4). При приходе с выхода коммутатора 15 аналогового напряжения оно запоминается конденсатором 28 и через усилитель 27 вы" дается на управление исполнительным органом до следующего цикла обращения. Дополнительный выход N + 1 коммутатора, соответствующий адресу ячейки блока памяти с данными кода нуля, подключен к входу элемента 17 памяти. Элемент 17 памяти, выполнен-. ный аналогично элементу 16 памяти, запоминает аналоговое напряжение значения кода нуля с погрешностями, обусловленными температурой и временным дрейфом, которые возникают на выходе операционного усилителя 14 и коммутатора 15 на время обращения

5 14099 (;между циклами, Инвертор 18 инверти-! рует значение напряжения, выдаваемое элементом 17 памяти, выдает это зна. ( чение напряжения в интегратор 19, который корректирует уровень нуля на

5 выходе операционного усилителя. (Использование смешения уровня ну" ля позволяет работать с цифроаналоговым преобразователем в нормальном двоичном коде (отрицательные числа представляются в дополнительном двоичном коде) без дополнительных преобразований, что упрощает устройство и его программное обеспечение. Компенсация дрейфа нуля позволяет повысить точность управления исполнительными органами. формулаизобретения

Многоканальное устройство управления, содержащее задающий генератор, блок памяти, цифроаналоговый преобразователь, коммутатор, N вы- 25

,ходов которого через первые элементы памяти соединены с выходами .устрой ства управления, делитель частоты, вход которого подключен к выходу задающего генератора, информационные З0 входы цифроаналогового преобразователя.соединены с выходами блока памяти, а также первый регистр. адреса, отличающееся тем, что, c целью повышения точности управления, в.него введены второй регистр адреса, буферный регистр, счетчик импульсов, источник опорного напря-!, жения, блок стробирования коммутато-! ( ра, триггер управления, элемент И, 40 операционный усилитель, последовательно соединенные элемент памяти, инвертор и интегратор, выход которого через первый масштабирующий резистор соединен с инвертируюшим входом операционного усилителя, через вто45

73 6 рой масштабируюший резистор — с выходом цифроаналогового преобразователя, а через резистор обратной связи - с выходом операционного усилителя, который подключен к входу данных коммутатора, (N + 1)-й выход которого соединен с входом второго элемента памяти, вход разрешения — с выходом блока стробирования коммутатора, а адресные входы — с выходами буферного регистра, вход записи которого соединен с выходом элемента И, а входы данных - с выходами второго регистра адреса, счетный вход блока стробирования коммутатора подключен к выходу задающего генератора, к первому входу триггера управления и к первому входу второго регистра адреса, второй вход которого соединен с инверсным выходом триггера управления, а третьй входы — с выходами счетчика импульсов, информационный вход которого подключен к выходу элемента И, к второму входу блока стробирования коммутатора и к входу записи цифроаналогового преобразователя, выход делителя частоты соединен с вторым входом элемента И, прямой выход триггера управления— с входами разрешения первого регистра адреса и блока памяти, адресные входы которого подключены поразрядно к выходам первого и второго регистров адреса, а входы данных — к первым входам многоканального устройства, вторые входы которого соединены с информационными входами первого регистра, третий вход — с входом триггера управления, выход источника опорного напряжения через третий масштабирующий резистор соединен с инвертирующим входом операционного усилителя, неинвертирующий вход которого подключен к щщ е нулевого потенциала.

1409973

f409973

1409973

1409973

1409973

Ip от Ргали Pi-4

Составитель И. Швец

Техред Л.Сердюкова КорректорМ. Шароши

Редактор А. Огар

Заказ 3477/442

Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4