Одноразрядный сумматор

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - повышение надежности сумматора за счет включения цепей формирования парафазных сигналов. Одноразрядный сумматор содержит шесть элементов И-ИЛИ-НЕ 1-6, три элемента НЕ 7, 8 и 9, входы Ю, 11 прямого и инверсного сигналов переноса сумматора, входы 12, 13 прямого и инверсного сигналов данного первого операнда сумматора, входы 13, 15 прямого и инверсного сигналов данного разряда второго операнда сумматора , выходы 16, 17 соответственно прямого и инверсного значеттй данного разряда сумматора, выходы 18, 19 соответственно прямого и инвер сного сигналов переноса сумматора. 1 Ш1,

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4076287/24-24 (22) 09.06.86 (46) 15,07.88, Бюл. №- 26 (72) А.И. Моторин, Е.А. Комаров и В,В. Теленков (53) 681.325.5(088.8) (56) Авторское свидетельство СССР № 1105887, кл. G 06 F ?/50, 1982.

Заявка ЕПБ ¹ 0111021, кл. G 06 F 7/50, опублик, 1986.

1 (54) ОДНОРАЗРЯДНЫЙ СУММАТОР (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения - повышение надежности сумматора за счет включения цепей

ÄÄSUÄÄ 1410922 А1

5И 4 с 06 F 7/50 формирования парафазных сигналов.

Одноразрядный сумматор содержит шесть элементов И-ИЛИ-НЕ 1-6, три элемента НЕ 7, 8 и 9, входы 10, 11 прямого и инверсного сигналов переноса сумматора, входы 12, 13 прямо"

ro и инверсного сигналов данного первого операнда сумматора, входы 13, 15 прямого и инверсного сигналов данного разряда второго операнда сумматора, выходы 16, 17 соответственно прямого и инверсного значений суммы данного разряда сумматора, выходы 18, 19 соответственно прямого и инверсного сигналов переноса сумматора, 1 ил.

1410022

Изобретение относится к вычислительной технике, в частности к арифметическим устройствам на КМДП-транзисторах.

Цель изобретения — повышение надеж5 ( ности сумматора за счет включения цепей формирования парафазных сигналов суммы и переноса..

На чертеже представлена функциональная схема одноразрядного сумматора.

Одноразрядный сумматор содержит шесть элементов И-ИЛИ-НЕ 1-6, три элемента НЕ 7 ° 8 и 9, входы 10, 11 15 соответственно прямого и инверсного сигналов переноса сумматора, входы

12, 13 соответственно прямого и инверсного сигналов данного разряда первого операнда сумматора, входы 20

14, 15 соответственно прямого и инверсного сигналов данного. разряда второго операнда сумматора, выходы

16, 17 соответственно прямого и инверсного сигналов суммы данного раз 25 ряда сумматора, выходы 18, 19 соответственно прямого и инверсного cHI налов переноса сумматора, Одноразрядный сумматор работает следующим образом. 30

Исходное состояние (до поступле» ния на сумматор информации) следую( щее; на входах f2 и 13 первого и входах 14 и 15 второго операндов имеются синфазные уровни лог "1", на входах 10 и 11 сигналов переноса—

35 синфазные уровни лог. "0". При этом на выходах элементов НЕ 7 и 8 формируются уровни лог. "1", поступающие на элементы И-ИЛИ-НЕ 5 и 6, на выходе ,элемента И-ИЛИ-НЕ 1 формируется уровень лог. "0", который поступает на входы элементов И-ИЛИ-НЕ 3 и 4, на выходе элемента И-ИЛИ-HE 2 формирует-... ся уровень лог, "0", который поступает на входы элементов И-ИЛИ-НЕ 3 и 4 и элемент НЕ 9, на входе которого формируется уровень лог, "1", который поступает на .входы элементов И-ИЛИ-НЕ

5 и 6, при этом на выходах элементов

И-ИЛИ-НЕ 3 и 4 формируются синфазные уровни лог. "1", а на выходах логических элементов И-ИЛИ-НЕ 5 и 6 — син,фазные уровни лог. "0", Таким обраsoM, исходное состояние асинхронного сумматора следующее; на входах опе55 рандов (12, 13 и 14, 15) — синфазные уровни лог. "i" на входах сигналов переноса 10, 11 - синфазные уровни лог. "0", при этом на выходах суммы

16, 17 — синфазные уровни лог. "1", а на выходах сигналов переноса 18, 19 — синфазные уровни лог. "0", Этап обработки информации начинается с момента поступления на входы асинхронного сумматора парафазных сигналов. При этом наличию входного переноса соответствует состояние уровней "1" и "0" на входах 10 и 11, а отсутствию переноса — состояние уровней "0" и "1". Формирование на входах 121 13 и 14, 15 уровней "1" и "0" ("0" и "1") свидетельствует о поступлении единичной (нулевой) информации. Соответственно и наличие уровней "1" и "0" ("0" и "1") на выходах суммы 16, 17 и на выходах переноса 18, 19 свидетельствует о формировании единичной (нулевой) суммы и о наличии (отсутствии) выходного сигнала переноса.

Сводная таблица истинности выглядит при этом следующим образом.

Рассмотрим работу асинхронного сумматора на конкретном числовом примере. Первый операнд равен "1", второй операнд - "0", входной перенос - "1". При этом на входы 12, 13 поступают уровни "1", "0", на входы

"1", "0", Выход элемента И-ИЛИ-НЕ 1 остается в исходном состоянии лог.

"0", а выход элемента И-ИЛИ-НЕ 2 переключается в лог. "1" и совместно с входом 10 равным лог. "1" формирует на выходе элемента И-ИЛИ-НЕ 3 (выход 16) уровень лог. "0". Уровни лог. "0" на входе 11 и выходе элемента И-ИЛИ-НЕ 1 подтверждают исходное состояние лог, "1" на выходе элемента И-ИЛИ-НЕ 4 (выход 17). Уровень лог. "0" на входе 11 и уровень лог.

"1" на входе 12 подтверждают исходное состояние лог, "0" на выходе элемента И-ИЛИ-НЕ 6 (выход 19). Переключение выхода элемента И-ИЛИ-НЕ 2 в лог. "1" вызывает переключение элемента НЕ 9 в лог. "0", а переключение входа 10 в лог. "1" вызывает переключение элемента НЕ 7 в лог, "0", при этом на выходе элемента И-ИЛИ-НЕ 5 (выход 18) формируется уровень лог, "1". Таким образом, на выходах суммы 16, 17 имеем уровни "0", "1", а на выходах переноса 18, 19 уровни

"1", "0", т,е, сумма равна ."0", пеВыходы

Входы (Т T

S, S P P

12 13 14 15

16 17 18 19

1 1 0 . 0

10 11

1 1 1 . 1

0 1 0 1

0 1 0 1

0 1 0

1 0 0

0 1

1 0

14100 ренос равен "1". В рассматриваемом примере с разньии операндами перенос формируется через три логических элемента. При одинаковых операндах асинхронный сумматор формирует перенос

5 через один логический элемент, поскольку нет необходимости дожидаться входного переноса и результата суммирования. Сумма формируется всегда через два логических элемента, Для формирования сигналов суммы 6, 17 необходимы парафазные сигна» лы на входах первого операнда 12, 13, второго операнда 14, 15 и входах переноса 10, 11. Парафазные сигналы означают, что информация на входе истинная. При отсутствии лю= бой из парафаз выходы суммы 16 и 17 будут находиться в состоянии "1", "1", что означает результат не сформирован, Аналогично формируется перенос. Различие лишь в том, что при отсутствии любой из парафаз, выходы переносов будут находиться в состоянии "0", "0" за исключением случая, когда операнды равны, на входах операндов парафазные сигналы, то перенос формируется независимо от того, есть ли парафазный сигнал на вхоцах пере30 носа или нет (ускоренный перенос), Формула и з обретения

Одноразрядный сумматор, содержащий в каждом разряде первый и второй элементы ИЛИ-НЕ и первый и второй элементы НЕ, причем выход первого элемента И-ИЛИ-НЕ является первым выходом

40 прямого сигнала переноса сумматора, выход первого элемента HE.подключен к первым входам первого и второго элементов И-ИПИ-НЕ, а выход второго элемента НЕ соединен с вторым входом вто45 рого элемента И-ИЛИ-НЕ,о т л и ч а ю— шийся тем, что, с целью повышения надежности сумматора за счет включения цепей формирования парафазных сигналов суммы и переноса, он содержит в каждом разряде третий, четвертый. пятый и шестой элементы

И- ИЛИ-НЕ и третий элемент НЕ, выход которого подключен к второму входу первого элемента И-ИЛИ-НЕ, вход прямого сигнала переноса сумматора соединен с первь а входами третьего и четвертого элементов И-ИЛИ-НЕ, выходы которых соецинены соответственно с выходами прямого и инверсного сигналов cymrrr данного разряда сумматора и входом второго элемента НЕ, вход инверсного сигнала переноса сумматора соединен входом с входом третьего элемента НЕ, с вторыми входами третьего и четвертого элементов И-ИЛИ-НЕ„ вход прямого сигнала данного разряда первого операнда сумматора соединен с первыми входами пятого и шестого: элементов И-ИЛИ-НЕ и третьим входом . второго элемента И-ИЛИ-НЕ, четвертый вхоц которого соединен с входом прямого сигнала данного разряда второго операнда сумматора, вторьпи1 входами пятого и шестого элементов И-ИЛИ-НЕ, вход инверсного сигнала данно-о разряда первого операнда сумматора соединен с третьими входами первого, пятого и шестого элементов И-ИЛИ-НЕ, четвертые входы которых соединены с входом инверсного сигнала данного разряда второго операнда сумматора, выход пятого элемента И-ИЛИ-НЕ соединен с третьими входами третьего и четвертого элементов И-ИЛИ-НЕ, четвертые входы которых соединены с выходом шестого элемента И-ИЛИ-НЕ и входом первого элемента НЕ, выход второго элемента И-ИЛИ-НЕ соединен с выходом инверсного сигнала переноса сумматора.

1410022

Продолжение таблицы

Входы Выходы

В В С С

0 1 1 О О 1 1 0

1 О 0 1

0 1 1 О О

1 О

О 1

1 0

0 1

О 1

О 1

О 1

О (Примечание: А, ! В, С, S, Р, Не на на на

Составитель М, Есенина

Техред Л.Олийнык

Редактор А. Долинич

Корректор М.Шароши

Заказ 3481/45 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35у Раушская наб., д. 4/5

Производственно- полиграфическое предприятие, г. Ужгород, ул, Проектная, 4

О

1 О

1 О

1 О

1 О

О 1

1 О

А — первый операнд;

 — второй операнд;

С вЂ” входной перенос;

S — выходы суммы;

P — - выходной перенос. используются комбинации: входах 14, 15 - "0", "О", 4