Устройство для контроля постоянной памяти

 

Изобретение относится к вычислительной технике и может быть использовано для контроля блоков постоянной памяти (ПЗУ) и кодовых жгутов. Целью изобретения является повышение достоверности контроля. Устройство

ССМОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) " 191944 (21) 4198231/24-24 (22) 05.01.87 (46) 23,07 88. Бюл. И 27 (72) А.Д.Бакакин, А.И.Бабаев и В.А Толчинский (53) 681.327 (088.8) (56) Авторское свидетельство СССР

И 1191944, кл. G 11 С 29/00, 1984.,,,„Я0„„1411838 A 2 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЕОСТОЯННОЙ ПАМЯТИ (57) Изобретение относится к вычисли тельной технике и может быть использовано для контроля блоков постоянной паияти (ПЗУ) и кодовых жгутов.

Целью изобретения является повышение достоверности контроля ° Устройство

141 1838 одержит блок 1 элементов коммутации, лок 2 управления, состоящий из муль1ивибратора 3, делителя 4 частоты, формирователя 5 тактовых импульсов распределителя 6 тактовых импульСов. Устройство содержит также блок

7 ввода контрольных сигналов, напри«мер с перфокарт, регистр 8 адреса, торой 9 и первый 17 блоки сравнения, ормирователь 10 адресных сигналов, ормирователь 11 управляющих сигнаов, блок 12 элементов И-ИЛИ, счетик 13, дешифратор 14, коммутатор 15, лок 16 контроля контактирования коовых жгутов, Формирователь 18 инфорационных сигналов, элемент задержки

9, блок 20 индуктивных датчиков, на1 имер катушки индуктивности на штыре

ых сердечниках, первичной обмоткой аждой из которых является провод ,одового жгута, генератор 21 тока, |

Изобретение относится к вычислительной технике и может быть использовано для контроля блоков постоянной памяти (ПЗУ) и кодовых жгутов и является совершенствованием изобретения по вт.св. Р 1191944.

Цель изобретения — повышение досто ферности контроля;

На фиг. 1 представлена функциональ

1 ая схема предложенного устройства; 10

:ga .Фиг. 2 — функциональная схема бло. а анализа полноты контроля; на фиг. 3 — функциональная схема наибо.,лее предпочтительного варианта выпол.нения распределителя тактовых импуль- 15 фов блока управления.

Устройство содержит (фиг.1) блок элементов коммутации, блок 2 управ; ения, состоящий из мультивибратора., делителя 4 частоты, формирователя 20 . тактовых импульсов и распределите; я 6 тактовых импульсов.

Устройство содержит также блок 7

: вода контрольных сигналов, регистр

8 адреса, второй 9 блок сравнения, формирователь 10 адресных сигналов, формирователь 11 управляющих сигна:лов, блок 12 элементов И-ИЛИ, счетчик блок 22 регистрации ошибок, блок 23 памяти адресов, блок 24 анализа полноты контроля, счетчик 25 числа неопрошенных ячеек памяти и блок 26 элементов И. Повышение достоверности контроля достигается за счет того, что в блок 23 записывается единица при обращении к контролируемому блоку памяти по адресу, установленному на выходе счетчика 13, и нуль — в случае, если по этому адресу объект контроля не контролируется. К концу контроля выполняется опрос блока 23.

Адреса, по которым в блоке 23 записаны нули, регистрируются блоком 22, а число их фиксируется счетчиком 25.

Сигнал конца контроля выдается блоком 24 анализа полноты контроля. толь". ко в случае записи единичной информации во всех ячейках блока 23 памятна 1 ЗВПФФ лы9 3 илО

13, дешифратор 14, коммутатор 15, блок 16 контроля контактирования кодовых жгутов, первый 17 блок сравнения, Формирователь 18 информационных сигналов, элемент 19 задержки, блок

20 индуктивных датчиков, генератор

21 тока, блок 22 регистрации ошибок, блок 23 памяти адресов, блок 24 анализа полноты контроля, счетчик 25 числа неопрошенных ячеек памяти и блок 26 элементов И,.

Блок 24 анализа полноты контроля содержит (Фиг.2) с первого по пятый элементы И 27 - 31, первый 32 и второй 33 элементы НЕ, с первого по третий триггеры 34-36, первый 37 и второй 38 элементы задержки, первый 39 и второй 40 элементы ИЛИ, первый 41 и второй 42 входы пуска, первый 43 и второй 44 входы разблокировки, вход 45 синхронизации, информационный вход 46 и с первого по четвертый

47 — 50 выходы блока 24 анализа полноты контроля.

Распределитель 6 тактовых импульсов содержит (фиг.3) элементы И 5155, входы 56 элемента И 55, элементы

НЕ 57 и 58. триггеры 59 — 62, эле"

1411838 мент ИЛИ 63, элемент 64 задержки, элементы 65-67 согласования, выходы

68-72 и входы 73-78 распределителя 6 тактовых импульсов. Иа фиг.1 обозначены также информационные входы 79 и вьгходы 80 устройства.

Блок 7 ввода контрольных сигналов может бьггь выполнен, например из УПК-М1, позволяющего считывать контрольную информацию с перфокарты.

В качестве блока 22 регистрации ошибок может быть применено, например, МПУ16-3 (малогабаритное печатающее устройство). 15

Блок 20 индуктивных датчиков может бьггь выполнен, например, в виде катушек индуктивности, представляющих собой вторичную обмотку на штыревых сердечниках, первичную обмотку кото- 20 рых представляет провод проверяемого кодового жгута.

Формирователь 18 информационных сигналов выполнен из усилителей, число которых равно разрядности контро- 25 лируемого кодового жгута, подключенных входами к вторичным обмоткам индуктивных датчикоВ, которые формируют импульсные сигналы на основе протекания импульсного тока в проводе проверяе-З0 мого кодового жгута.

Устройство работает следующим образом.

Устройство обеспечивает проверку функционально законченных блоков по- 35 стоянной памяти и пассивных узлов памяти — кодовых жгутов.

В первом случае контролируемые блоки подключаются к входам 79 и выходам 80 устройства, а при проверке 4О кодовых жгутов последний укладывает ся на сердечники блока 20 (фиг. 1).

Проверка осуществляется сравнением в блоке 9 чисел в двоичном коде, которые считаны с объекта контроля, 45 с контрольными кодами, носителями которых может быть перфокарта или эталонный блок памяти.

При проверке объекта контроля по эталонному блоку последний подключается к входам 79 и выходам 80 аналогично контролируемому блоку.

Временная диаграмма работы эталонного и контролируемого блоков строит" ся формирователем 11 на основе тактовых импульсов Т1 — Т4, смещенных один относительно другого на длительность одного тактового импульса, формируемых формирователем 5.

При контроле ПЗУ по эталонному блоку устройство работает следующим образом. Пусковой импульс с пятого выхода блока 1 по входу 73 в распределителе 6 (фиг.3) включает триггер

59. По пятому входу формирователя

11 включается временная диаграмма контроля °

В конце цикла формируется сигнал, который с выхода блока 11 поступает на вход 76, включает триггер 62, в результате импульсом Т1 опрашиваются элементы И 54 и 55. При равенстве кодов в блоке 9 формируется единичный сигнал, при неравенстве — нулевой, который через элемент НЕ 33 поступает на вход элемента И55. Еди-. ничный сигнал по такту Т1 формирует импульс на выходе элемента И 54, а нулевой — на выходе элемента И 55, Импульс с выхода элемента И 54 через элемент ИЛИ 63 включает триггер

61 для разрешения формирования счетного импульса для счетчика 13 по такту Т2 элементом И 53. При этом код . адреса в счетчике 13 увеличивается. на единицу и выбирает следующую контролируемую ячейку ПЗУ (не показан), По такту ТЗ на выходе элемента И 52 формируется импульс, который поступает на .третий вход формирователя 11, формирует сигналы временной диаграммы и начинает следующий. цикл контроля.

Количество циклов контроля задается с блока 1 посылкой в регистр 8 кода, который соответствует адресу последней контролируемой ячейки ПЗУ.

При достижении конечного адреса блок

17 вырабатывает сигнал, который сего выхода поступает на,вход 77 рас-: пределителя 6 н запрещает формирование сигнала на выходе элемента И,52 для пуска следующего цикла,. При не . совпадении кодов в блоке 9 сигнал не" равенства формирует по такту Т1 элементом И 55 импульс обращения к печати, который с выхода 68 поступает на вход блока 22. При этом фиксируется адрес неисправности и по окончании операции печати формируется импульс, который поступает на вход 75 распределителя 6, включается триггер 61, формируется на выходе 70 импульс пуска временной диаграммы следующего цикла и импульс счета на выходе 69.

Проверка кодового жгута осуществляется аналогично проверке ПЗУ.

1411838

-Начало каждого провода жгута подключается к выходу дешифратора 14 через контакты коммутатора 15. Вторые контакты каждой группы через второй выход коммутатора 15 подключены к входу блока 16, При надежном контактировании сиг-! нал, поступающий с дешифратора 14, проходит через контролируемый провод 10 и через вторые контакты поступает на вход блока 16 а с его выходаВ на вход формирователя 11 для включения нового цикла контроля. Сигнал опроса кодового жгута формируется дешифратором 14 по стробирующему импульсу, который поступает с третьего выхода формирователя 11.

После опроса кодового жгута во вторичной обмотке индуктивных датчи- 20 ков блока 20 формируются сигналы, которые поступают на вход формирова1 теля 18. Так как эти сигналы имеют ! колебательный характер, производится !, их стробирование задержанным сигна- 25

; лом опроса через элемент 19 задержки. После формирования информационные сигналы поступают на вход блока 9,, где сравниваются с контрольными сиг налами.

Блок 16 позволяет различить нуле, вую информацию, зашитую в кодовом жгуте, от нулевой информации, полученной при отсутствии контакта с проводом жгута в коммутаторе 14, При контроле ПЗУ и кодовых жгутов по контрольной информации, считанной блоком 7 с перфокарт, управление устройством осуществляется сигналами, I. которые формируются на основе маркерных пробивок на перфокартах. Сигналы включения цикла поступают с второго выхода блока 7 на второй вход форми рователя 11. При этом третий выход

70 распределителя 6 закрыт триггером

59, который сбрасывается маркерным

45 сигналом, поступающим на вход 74, Во время контроля ПЗУ или кодового жгута блок 23 работает в режиме записи.

В каждую ячейку блока 23 по выбранному адресу записывается информация единичного уровня сигналом по управляющим входам с выхода 72 распределителя 6, Таким образом к концу контроля в 55 блоке 23 записываются единицы во все ячейки, которые выбираются адресом, установленным в счетчике t3, а в ячейки, адрес которых отсутстует Hà Bbl ходе счетчика 13, записывается нулевая информация, соответствующая не проверенным адресам в объекте контроля. Сигнал конечного адреса контроля с выхода блока 17, поступающий на вход 78 (фнг,3), разрешает формирование по такту ТЗ элементом И 51 сигнала включения контроля, который поступает на вход 42 блока 24 (Фиг.2), включает триггеры 35 и 36 и по такту.

Т1 с выхода элемента И39 опрашиваются элементы И 30 и 31, входы которых управляются информацией на входе 47, считанной из блока 23. Если на входе

47 присутствует единичный сигнал, то срабатывает элемент И 31, включается триггер 34 и на выходе элемента И 27 по такту ТЗ формируется импульс, который поступает на счетный вход счетчика 13 для проверки следующего адреса ячейки блока 23. Выход 50 элемен-та И 27 имеет открытый коллектор, что дает возможность подключить его

rro схеме монтажного ИЛИ параллельно с выходом 69 распределителя 6.

Если на информационном входе 47 блока 24 присутствует нулевая информация, то включается элемент И 30 и на его выходе 48 формируется сигнал управления печатью. Выход 48 элемента И 30 объединен по монтажному ИЛИ с выходом 68 распределителя 6. Импульсы с выхода 48 через элемент 37 задержки устанавливает триггер 35 в нулевое положение, запрещая работу блока 24, и включает печать блока 22, По окончании печати адреса с выхода блока 22 поступает сигнал на вход 42, включает через элемент ИЛИ 39 триггер

34 и формируется на выходе 50 счетный импульс для счетчика 13. Контролируемый адрес увеличивается на единицу и осуществляется следующий цикл работы устройства.

Поиск неопрошенных ячеек производится до конечного адреса контроля, при достижении которого элементом

И 28 формируется сигнал, который поступает на блок 1 и включает сигнал индикации конца контроля. Если в процессе контроля имеются непроверенные адреса, то по сигналу на выходе 47 блока 24 формируется импульс, который поступает на счетный вход счетчика

25.

К концу контроля в счетчике 25 записывается число неопрошенных яче, 1411838 ек контролируемой памяти. Блок элементов И 26 осуществляет контроль состояний выходов счетчика 25 по единичным уровням. При наличии в счетчике

25 информации, отличной от нулевой, блок элементов И 26 по выходу закрыт и сигнал индикации конца контроля не сформирован, а адреса непроверенных ячеек объекта контроля зарегистриру« 10 ются блоком 22.

Формула изобретения

1 ° УстРОЙстВО для контрОля и Ост Оя н 1 5 ной памяти по авт,св. У 1191944, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены блок памяти адресов, блок элементов И, счетчик 20 числа неопрошенных ячеек памяти и блок анализа полноты контроля, информационный вход и первый выход которого подключены соответственно к выходу блока памяти адресов и к счетному входу счетчика числа неопрошенных ячеек памяти, выходы которого соединены с входами блока элементов И, выход которого. подключен к первому входу разблокировки блока анализа полно- З0 ты контроля, вход синхронизации и первый вход пуска которого соединены соответственно с четвертым и шестым выходами блока управления, второй вход и выход блока регистрации ошибок подключены соответственно к второму выходу и к второму входу пуска блока анализа полноты контроля, третий и четвертый выходы которого соединены соответственно с входом блока элементов коммутации и со счетным входом счетчика, выходы которого подключены к адресным входам блока памяти адресов, вход записи которого соединен с пятым выходом блока управле- 4 ния, второй вход разблокировки блока анализа полноты контроля подключен к выходу первого блока сравнения.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок анализа полноты контроля содержит с перво- 50

ro по третий триггеры, с первого по пятый элементы И, первый и второй элементы НЕ, первый и второй элементы задержки, первый и второй элемен-ты ИЛИ, причем выход первого элемента ИЛИ подключен к входу установки в 1 первого триггера, выход которого соединен с первыми входами первого и второго элементов И, выход первого элемента И подключен к первому входу второго элемента ИЛИ, выход которого соединен с входом установки в 1 второго триггера, выход которого подключен к первому входу третьего элемента И, выход которого соединен с первыми входами четвертого и пятого элементов И, выход второго элемента

И подключен к входу первого элемента задержки, выход которого соединен с входом сброса третьего триггера, вы ход которого подключен к второму входу третьего элемента И, второй вход первого элемента И соединен с выходом первого элемента НЕ, выход второго элемента НЕ подключен к второму входу четвертого элемента И, выход которого подключен к входу второго элемента задержки, выход которого подключен к входу установки в "0" второго триггера, первый вход, перво-. го элемента ИЛИ соединен с выходом пятого элемента И, второй вход которого и вход второго элемента НЕ объединены и являются информационным входом блока, второй вход второго эле" мента И является первым входом раэблокировки блока, третьи входы с первого по третий элементов И и вход установки в "0" первого триггера объе динены и являются входом синхронизации блока, вход первого элемента НЕ и четвертый вход второго элемента И объединены и являются вторым входом разблокировки блока, вход установки в "1" и второй вход второго элемента ИЛИ объединены и являются первым входом пуска блока, вторым входом пуска которого является второй вход первого элемента ИЛИ, выход второго элемента задержки и выход четвертого ,элемента И являются соответственно первым и вторым выходами блока, выход второго элемента И является третьим выходом блока, четвертым выходом кото рого является выход первого элемента

И, 1411838

ОлЛ

Ию

Dml

Фиг. З

Редактор С.Патрушева

Составитель М,Зайцева

Техред М,Дидык

Корректор Л.Пилипенко

; аказ 36б1/49

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Тираж 590

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

l13035, Москва, Ж-35, Раушская наб., д. 4/5

7Z лад

7/

Р4