Устройство для сложения в двоичном избыточном коде

 

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных и универсальных арифметико-логических устройств. Целью изобрете- ,ния является повышение быстродействия и расширение функциональных возможностей . Устройство содержит злемент 6 И-ИЛИ 5, первый, второй и третий элементы 4И-ШШ 6, 9 и 10, D-триггеры 7 и 8, элемент И 14, элемент . 2И-ИЛИ 15, триггеры 16, 17 и 18. 1 ил.

. СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУЬ ЛИК (51)4 G 06 F 7 49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

»

«т

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4173690/24-24 (22) 04.01.87 (46) 30.07.88. Бюл. У 28 (71) Таганрогский радиотехнический институт им. В;Д.Калмыкова (72) В.Е.Золотовский и P.Â.Êîðîáêîâ (53). 681.325.5(088.8) (56) Каган Б.М., Каневский М.М. Цифровые вычислительные машины и системы. М.: Энергия, 1974, с. 323, р.5-10.

Авторское свидетельство СССР

У 717763, кл. С 06 Р 7/49, 1977.

„„80„„ 41Щ23 А1 (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ В ДВОИЧНОМ ИЗБЫТОЧНОМ КОДЕ (57) Иэобретение относится к вычислительной технике и может быть испольэовано при построении специализированных и универсальных арифметико-логических устройств. Целью изобрете, ния является повышение быстродействия и расширение функциональных воэможностей. Устройство содержит элемент

6 И-ИЛИ 5, первый, второй и третий элементы 4И-ИЛИ 6, 9 и 10, D-триггеры 7 и 8, элемент И 14, элемент

2И-ИЛИ 15, триггеры 16, 17 и 18. 1 нл.

1413623

Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных

5 последовательных арифметико-логических устройств.

Цель изобретения — повьппение быстродействия и расширение функционал1ьных возможностей.за счет реализации операций сравнения и останова по переполнению.

На чертеже представлена функциональная схема устройства для сложения в двоичном избыточном коде. 15

Устройство для сложения в двоичном избыточном коде содержит входы 1 — 4 значений операндов устройства, элемент

6И-ИЛИ 5, первый элемент 4И-ИЛИ 6, D-триггеры 7 и 8, второй и третий зле 20 менты 4И-ИЛИ 9 и 10, вход 11 управления устройства, выходы 12 и 13 результата устройства, элемент И 14, элемент 2И-ИЛИ 15 ° первый, второй и третий триггеры 16, 17 и 18, выходы .19 признаков сравнения, выходы 20 признаков останова, выход 21 признака переполнения, вход 22 логического нуля устройства, установочный вход

23 устройства.

Устройство работает следующим образом.

Элементы 6И-.ИЛИ 5 и 4И-ИЛИ 6 формируют частичную сумму, которая представляет собой двухразрядное число, в котором С вЂ” младший разряд, С<1старший разряд. Элементы 4И-ИЛИ 9 и

10 формируют перенос. Элемент 9 формирует перенос со знаком "+", а элемент 10 — со знаком "-". Таким образом, для представления суммы двух

40 цифр числа, представленного в двоичной избыточной системе счисления, отводится три разряда, причем под старший разряд (перенос) отводится два бита. Таким образом, под пред45 ставление суммы отводится четыре двоичных бита, которые позволяют закодировать 16 состояний. Так как состояние П =1, П =1 запрещено, то че+ тыре состояния исключаются, поэтому для представления суммы остается 12 состояний. В то же время сложение двух цифр в двоичной избыточной системе счисления (в разряде может быть

+1, О, -1) дает +2, +1, Ов 1ь 2в 55 т.е. пять различных комбинаций. Избыточность позволяет выбрать кодировку, чтобы число линий задержек сократить до двух. С этой целью поставим условие: младший разряд суммь| С может принять значение только О или +1, а старший разряд суммы С, — только О или -1, тогда таблица сложения двух цифр в знакоразрядной двоичной системе счисления имеет вид:

2 2 2

Х+У=П С, С

1+1=010

0+1=0 1 1

1+1=0 О О

1+0=0 1 1

0+0=О О О

1+0=0 О 1

1+1=000

0+1=001

1+1=110

После задержки вес разрядов С„ и

С по отношению к цифрам Х, У текущего разряда возрастает (суммирование ведется, начиная со старших разрядов) в два раза, т.е. вес С стаI новится равным 2, а вес С, — 2 ° поэтому таблица сложения, реализуемая сумматором, возрастает и содержит 36 состояний.

После минимизации получим такие логические функции двоичных переменных П э П С! i С2

Элемент 4И-ИЛИ 9 реализует функцию

П, элемент 4И-ИЛИ 10 — П, а аналогичные элементы 5 и 6 — соответственно С„ и С . Для упрощения рисунка элементы инверсии обозначены круж,ами на входе. При этом для одной г геменной существует только один .нвертор и один дополнительный вход, если переменная передается парафазным кодом.

Числа Х и У поступают одновременно старшими разрядами вперед. Если в первых старших разрядах обоих чисел встречается цифра +1, возникает переполнение, Сигнал переполнения, формируется на выходе элемента И14.

Он запоминается в триггере 18 и поступает на выход сумматора. Этот сигнал используется для наращивания порядка,. если суммируются числа с плавающей запятой. Сигнал с триггера 18 используется для обозрения младшего

1413623

Формула изобретения

Устройство для сложения в двоичном избыточном коде, содержащее в каждом разряде три элемента 4И-ИЛИ, два D-триггера, причем выход первого элемента 4И-ИЛЙ соединен с входом первого D-триггера, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия и расширения функ-. циональных возможностей sa счет реализации операций сравнения и останоI ва по переполнению, в каждый разряд введены элемент 6И-ИЛИ, элемент И, элемент 2И-ИЛИ, три триггера, причем разряда при записи результата в память. Сформированные в этом же такте переменные С„ и С запоминаются в триггерах 7 и 8 которые используют l

5 ся как линии задержки. При суммировании следующих младших разрядов они учитываются с их возросшим весом.

Вновь формируются перенос и новое значение С, и С . Перенос уходит как цифра результата, а С, и С поступают на сумматор и так до последнего разряда чисел. Элемент 2И-ИЛИ 15 и триггер 16 используются для определения равенства нулю результата. Это происходит следующим образом. Триггер

16 устанавливается в единичное состояние, что разрешает прохождение либо П = Ц = О, либо триггер остается в единичном состоянии, но как 2< только один из них оказывается равным единице, триггер 16 переходит в нулевое состояние, те. сумма не равна нулю. Если же триггер сохраняет свое состояние, то это говорит о том, 25 что сумма равна нулю.

Для определения больше или меньше нуля результат анализируется старшая значащая цифра. При появлении первой значащей цифры на выходе элемента

2И-ИЛИ формируется сигнал. По этому сигналу в триггер 17 запишется значение выхода П 13. Если П = 1, то триггер 17 перейдет в единичное сос.тояние, в противном случае остается в нуле. Так как после первой значащей единицы сигнал на выходе элемента

2И-ИЛИ 15 не формируется, то триггер

17 не изменяет своего состояния до окончания суммирования.

Сигнал С может использоваться для нормализации результата при сложении чисел с плавающей запятой. вход прямого значения данного разряда первого операнда устройства соединен с первым, вторым, третьим, четвертым входами элемента 6И-ИЛИ, первым, вторым, третьим входами первого элемента 4И-ИЛИ, первым и вторым входами второго элемента 4И-ИЛИ, первым и вторым входами третьего элемента

4И-ИЛИ и первым входом элемента И, вход инверсного значения данного разряда первого операнда устройства соединен с пятым и шестым входами эле— мента бИ-ИЛИ, четвертым и пятым входами первого элемента 4И-ИЛИ, третьим входом, второго элемента 4И-ИЛИ, третьим входом третьего элемента 4И-ИЛИ, вход прямого значения данного разряда второго операнда устройства соединен с седьмым, восьмым, девятым, десятым и одиннадцатъж входами элемента 6И вЂ И, шестым, седьмым, восьмым и девятым входами первого элемента

4И-ИЛИ, четвертым и пятым входами второго элемента 4И-ИЛИ, четвертым входом третьего элемента 4И-ИЛИ, вторым входом элемента И, вход инверсного значения данного разряда второго операнда устройства соединен с двенадцатым и тринадцатым входами элемента 6И-ИЛИ, десятым, одиннадцатым и двенадцатым входами первого элемента 4И-ИЛИ, шестым входом второго элемента.4И-ИПИ, пятым входом третьего элемента 4И-ИЛИ,инверсный выход первого D-триггера соединен с четырнадцатым, пятнадцатым и шестнадцатым входами элемента 6И-ИЛИ, шестым, седьмым и восьмым входами третьего элемента 4И-ИЛИ, прямой выход первого D-триггера соединен с семнадцатым, восемнадцатым и девятнадцатым входами элемента 6И вЂ И, седьмым, восьмым и девятым входами второго элемента

4И-ИЛИ, инверсный выход второго Dтриггера соединен с десятым, одиннадцатым, двенадцатым и тринадцатым входами второго элемента 4И-ИЛИ, прямой выход второго 1 -триггера соединен с девятым, десятым, одиннадцатым и двенадцатым входами третьего элемента

4И-ИЛИ, выход элемента 6И-ИЛИ соединен с D-входом второго .D-триггера, выход второго элемента 4И-ИЛИ соединен с выходом прямого значения результата устройства и соединен с первым входом элемента 2И-ИЛИ, второй и третий входы элемента 2И-ИЛИ соединены с выходом первого триггера, четверСоставитель М.Есенина

Редактор N.Kåëåìåø Техред И.Нерес Корректор Л.Пилипенко

Заказ 3/36/51

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 1413 тый вход элемента 2И-ИЛИ соединен с выходом третьего элемента 4И-ИЛИ, выходом инверсного значения результата устройства D-входом второго тригР

5 гера, выход элемента 2И-ИЗ% соединен с С-входами первого и второго триггеров, D-вход первого триггера соединен с входом логического нуля устройства, установочный вход устройст- ig ва соединен с третьим входом элемента И, Б-входом первого триггера и

R-входом второго и третьего триггеров, S-вход третьего триггера соединен

23 6 с выходом элемента И и выходом признака переполнения устройства, первый н второй выходы признака останова по переполнению устройства соединены соответственно с прямым и Инверсным выходами третьего триггера, прямой выход первого триггера соединен с выходом признака равенства устройства, выходы признаков "Больше" или "МеньBI8 устройства соединены соответственно с инверсным и прямви выходами второго триггера.