Многофункциональный логический модуль

 

Изобретение относится к вычислительной технике и может быть использовано в качестве специализированного устройства в системах автоматического проектирования логических объектов для проверки .правильности схем логических объектов в процессе их разработки и для построения проверяющих тестов. Цель изобретения - расшире ние области применения за счет обеспечения расчета выходных состояний узлов, содержащих как элементы И, так и монтажные объединения типа И. Поставленная цель достигается тем, что многофункциональный логический модуль, содержащий блок расчета функдий, группу мультиплексоров, коммУтатор функции, регистры и блок маски рования, им еет группу дешифраторов 7.1-7.N кода аргумента, блоки 8.2- 8.4 расчета функций, группу формирователей 9.1-9.N команд, коммутаторы 15, 16 команд, группу блоков 17.1- 17.N перекодировки и формирователь 14 признака недопустимого бочетания аргументов с соответствующими связями . 3 З.П..Ф-ЛЫ, 8 табл., 6 ил. $ (Л

СОЮЗ СОБЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (50 4 G 06 F 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOIVlY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4213 705/24-24 (22) 31.03.87 (46) 23.09.88. Бюл. К- 35 (72) В.А.Громаковский и E.Ë.Ñâåòëè÷ная (53) 681,33(088,8) (56) Авторское свидетельство СССР

И 1174918, кл . С 06 F 7/00, 1984, Авторское свидетельство СССР ,У 1164693, кл. G 06 F 7/00, 1983.

Ъ. (54) МНОГОФУНКЦИОНАЛЪНЫЙ ЛОГИЧЕСКИЙ

МОДУЛЪ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве специализированного устройства в системах автоматического проектирования логических объектов для проверки .правильности схем логических объектов в.процессе их раз„„80„„1425649 д1

4 работки и для построения проверяющих тестов. Цель изобретения — расширение области применения за счет обеспечения расчета выходных состояний узлов, содержащих как элементы И, так и монтажные объединения типа И.

Поставленная цель достигается тем, что многофункциональный логический модуль, содержащий блок расчета функций, группу мультиплексоров, коммута-. тор функции, регистры и блок маски рования, имеет группу дещифраторов

7.1-7.N кода аргумента,,блоки 8 ° 28.4 расчета функций, группу формирователей 9.1-9.N команд, коммутаторы

15, 16 команд, группу блоков 17.117.N перекодировки и формирователь

14 признака недопустимого сочетания аргументов с соответствующими связями. 3 з.п.,ф-лы, 8 табл., 6 ил.

1425649

Блок 1 7 перекодировки (фиг . 4) с одержит элемент ИЛИ 37, элементы И-ИЛИ

38-40.

Блок 23 маскирования (фиг. 5) содержит генератор 41 логической "1", Изобретение относится к вычислительной технике и может быть использовано в качестве специализированного устройства в системах автоматичес5 кого проектирования логических объектов для проверки правильности схем логических объектов в процессе их

,:разработки и для построения проверяю щих т ес то в . 10

Целью изобретения является расши; рение области применения за счет

, обеспечения расчета выходных состояI ний узлов, содержащих как элементы И, так и монтажные объединения типа И. 15

На фиг. 1 и 2 представлена схема ,,мнбгофункционального логического модуля, на фиг. 3 — схема формировате-!, ля признака недопустимого сочетания

, аргументов, на фиг. 4 — схема коммута 20 ции команд; на фиг. 5; схема блока перекодировки на фиг. б — схема блоФ ка ма скир ова ния .

Модуль (фиг. 1 и 2) содержит пер:вую 1 и вторую 2 группы информацион25 ,иых входов модуля, первый 3 и второй 4 входы задания функции модуля, :вход 5 запуска модуля, синхровход б модуля, группу дешифраторов 7. 17.N кода аргумента, с первого по четвертый блоки 8.1-8.4 расчета функ.,ций, группу формирователей 9. 1-9.N команд, каждый из которых содержит элемент ИЛИ 10, элемент ИСКЛЮЧАЮЩЕЕ 1ЛИ 11 и элементы И 12 è 13, формиро-35 ватель 14 признака недопустимого соO четания аргументов, первый 15 и второй 16 коммутаторы команд, группу блоков 17. 1-17.N перекодировки, группу мультиплексоров 18. 1-18.N, комму- 40 оратор 19 функции, первый 20, второй

21 и третий 22 регистры, блок 23 мас сирования, группу выходов 24 результата модуля, группу выходов 25 при внаков действительности модуля, вы" 45 ход 26 признака недопустимого сочетания аргументов модуля.

Формирователь 14 признака недопустимого сочетания аргументов (фиг.2) содержит группу элементов И 27 и 50 мультиплексор 28, коммутатор 15(16) команд (фиг. 3) содержит мультиплексоры 29-36. элементы И-НЕ 42 и 43 и элемент ИЛИНЕ 44.

Модуль предназначен для расчета выходных состояний электронных схем, в том числе имеющих монтажное И, объединяющее выходы интегральных схем (ИС) °

При подготовке схемы к расчету ИС типа И описываются в виде базовых функциональных элементов (БФЭ) . Коньюнкции, реализуемые монтажными И, группируются как элементы в ИС и также описываются в виде БФЗ.

Количество типов БФЭ, рассчитываемых модулем, определяется количеством Е-типов БФЭ-аналогов логических схем И и количеством I-типов БЗФ-; аналогов монтажных И и равно 2I.

Тип функционирования закодирован в модуле (i+1)-разряДным двоичным кодом, йричем 2 " = 2I. Таким образом, старший (i+1)-й разряд номера типа

БФЭ является по сути признаковым и о позволяет различать при расчете БФЭаналоге логических и монтажных И.

Число аргументов М; К-й конъюнкции в

БФЭ типа j (где 1 C. j g I 1 4 k 4 К

Y — число конъюнкций в БФЭ типа j) равно числу входов k-ro элемента в

ИС.

Число конъюнкций К; в БФЭ типа j есть частное от деления нацело максимального числа аргументов М на число аргументов одной конъюнкции М; общее число конъюнкций 1. = К

Сигналы на входах и выходах подлежащего расчету БФЭ обозначаются соответственно пА и КР, где 1 п Ы, 1йс<К.

Ре .лизуемый в данном модуле алгоритм расчета предполагает представление сигнала, например, А в двухразрядном двоичном коде представления (КП). Разряды КП сигнала А обозначаются А и А,. Состояние сигнала А и его KII имеют значения, приведенные в табл.

Расчет выходных состояний логического элемента И, реализующего функцию Р (1А, 2А-NA), производится по формулам

P, = 1А„" 2А„ ... NA„

Рр = 1Ао 2AAO ° + ° NAî °

Однако эти формулы даны без учета высокоимпедансного состояния "Z" на

1425649 входе рассчитываемого элемента И, например монтажного И, объединяющего выходы ИС с высокоимпедансным состоянием на.выходах. Состояние "7." устанавливается на выходе ИС под действием управляющего сигнала и носит нелогический характер, поэтому необходим предварительный (перед расчетом по формулам (1)) анализ комбинаций аргументов рассчитываемых модулем функций и их перекодировка в соответствии со следующими заключениями.

Если на входе монтажного И есть сигналы только Z и А, где А определе" ны и равны либо только О, либо только 1, то выходной сигнал равен А, т.е.

Р=OZ=О (2) Р=1Z

) ным, т.е. (3) P = 0 1 = Х

7 следовательно, для расчета по формуле (1) при наличии на входе и "0", и "1" все входные состояния перекодируются в состояние "X"

Если один из сигналов на входе монтажного И неопределен, то независимо от состояния остальных сигналов итоговый следует считать неопределенным, так как (4) P =AX=X, где А= 0,1,ZÕ„ следовательно, для расчета по формуле (1) при наличии на входе монтажного И хотя бы одного неопределенного сигнала все входные состояния перекодируются в состояние "Х".

Если все сигналы на входе монтажного И находятся в состоянии "Z" то и итоговый сигнал находится в состоянии "Z" т.е, (s) P=ZZ-=Z. следовательно, для расчета по формулам (1) все состояния "Z" на входах перекодируются в состояние "1".

Если на входы монтажного И поступают одновременно и логическая "1" и логический "0", то реально из-за перегрузок итоговый сигнал выходит в область порога переключения. Это дает основание считать его неопределенЕсли "Z" поступает на вход логического И, то этот сигнал целесообразно считать неопределенным из-за

5 резко возрастающих задержек элемента И и малой помехозащищенности по входу "Z" т.е.

P = Л Z = А Х, как в п.1, (б)

10 т.е. все входные состояния "Z" на входе логического И перекодируются в состояние "Х".

Этот подход оправдан при расчете

15 выходных состояний логических узлов, работающих на высокой частоте.

Таким образом, расчет конъюнкций в модуле производится по формулам:

2Р Р„= 18, 28„ ..:NB„ (y)

Р, = 18 ° 28. ° °;NB

Причем при расчете функций БФЭ— аналогов логического И (в i+1-м разряде типа БФЭ логического "0") аргументы 1 В„-NB„, 18, — NB,, соответственно равны аргументам функций (1)

1А, «NAp 1А,-ИА, а при расчете функций БФЭ-аналогов монтажного И (в i+

30 +1-м разряде номера типа логической

"1") аргументы 18 -В„, 18 -В, суть аргументы 1А„ -NA„, 1A,-NA,, скорректированные в соответствии с (2)-(б).

Рассмотрим работу модуля. Для удобства изложения лоложим N = 12, тогда имеем результаты, приведенные в табл. 2.

В табл. 3 приведен для каждого

БФЭ двоичный код номера его типа и для каждого его выхода — логическая функция, реализуемая на этом выходе.

Если БФЭ какого-либо типа имеет только К; выходов, то в К > К;-м

45 столбце соответствующей строки в табл. 3 дан признак В/О-выход номера

К в данном БФЭ отсутствует, При работе модуля на его входы .(фиг. 1 и 2) подаются следующие сигналы: регулярная последовательность синхроимпульсов на вход б; код номера типа I на входы 3 и i+1-й разряд номера типа на вход 4, первые разряды

1А -NA КП сигналов 1А-NA на входы 1", вторые разряды 1Ao NAo КП сигналов

1А-NA на входы 2 °

Коды на входах 1-4 должны сохраняться в течение не менее двух тактов.

5 !425

Одновременно с изменением сиг налов на входах 1-4 на вход 5 модуля поступает импульсный сигнал И длиной в один период синхронизации.

На регистре 22 сигналы с входов

4 и 5 задерживаются на один такт со -! ответственно на первых и втором выходах регистра 22 вырабатываются сигналы НТ и И °

Дешифратор 7.п, где .1 g n (N прео разует КП сигнала пА в троичный позиционный код, логический "0" в первом, втором и третьем разряде которого означает наличие соответст- !5

I венно. логической "1", логических "0" ,и "Х" на входе пА БФЭ согласно табл.4.

Б локи 8.2-8.4 расчета функций рассчитывают функции Fq где 1414I, аналогичные функциям Р, приведенным в табл. 3 от аргументов соответственlao 11 -Nl„; 11 -Nl» 11„-Nl„. Тем самым производится анализ входных си,туаций на входах М! элементов, сос- 25

;тавляющих рассчитываемый БФЭ. Резуль:таты анализа F((m;1 ), Fg (M"1,),,F< (m;"1x ) несут информацию о сочета:нии логических "1" "0" "Х" и "Z "

1 У

\ на входах М! К-го элемента БФЭ типа и служат исходными данными для фор мирования команд перекодировки.

Формирователь SN команд перекодировки по анализу величин с выходов блоков расчета функций вырабатывает

35 три команды 1« -1„„. По первой ко лл маиде все КП на входах М перекодиру1отся в КП, соответствующие состоянию "Х", как в (3) и (4) . По второй команде все КП, соответствующие сос- 40 тоянию "Z" на каких-либо входах, из

М входов перекодируются в КП, соответствующие логической " 1", как в (2) и в (6) .

Третья команда говорит о наличии недопустимого сочетания элементов, как в (3) на входах M . Третьи команды из формирователей 9 поступают на входы формирователя 14 признака недопустимого сочетания аргументов.

На элементах И 27 группы собираются признаки для всех типов БФЭ, а мультиплексор 28 выбирают из них тот, который соответствует рассчитываемому в данный момент БФЭ типа.j. Этот

55 признак поступает на выход 26 модуля.

Первые и вторые команды с выходов формирователей 9 поступают на информационные входы соответственно перво649

6 го 15 и второго 16 коммутаторов ко— манд, которые под воздействием номера типа j, поступающего на их управляющие входы, выбирают соответствующие входам БФЭ типа j команды (табл.5).

Блок 17,N перекодировки (фиг.5) при наличии сигнала на входе 4 перекодирует код A„ A, в код В, В, либо, если логическая "1" на входе 4 отсутствует, пропускает код А„А, на выходы блока 17.N в соответствии с табл; 6.

Мультиплексор 18 группы передает с входов на свои выходы данные пВ, в моменты времени И = 1 и данные пВ, в моменты времени И > = 1 (И = Ь) .

С выходов мультиплексоров 18 указанные данные поступают на входы блока 8.1 расчета функций, в котором рассчитываются 4ункции по формулам (i), аналогично функциям, описанным в табл. 3 Распределение выходных сигналов блока 8.1 по входам регистров 20 и 21 производится коммутатором 19 в соответствии с табл. 7

Коммутатор 19 функций под воздействием номера типа БФЭ, поступающего на его управляющие входы из L функций, рассчитанные блоком 8, 1, выбирает только те, которые составляют рассчитываемый БФЭ типа

Прием информации с выходов коммутатора 19 на регистры 20 и 21 проис: одит по сигналам соответственно И и И

Г аким образом, по окончании сигнала И>л на выходах регистров 20 и 22 появляются и сохраняются до конца следующего импульса И> КП выходных сигналов БФЭ, являющихся выходами

24 модуля.

Блок 23 вырабатывает свои выходные сигналы в соответствии с табл.8 истинности.

Указанные сигналы поступают на вы- . ходы 25 модуля и являются признаками действительности выходных qèãíàëîâ: модуля, Считывание результатов расчета с выходов 24-26 модуля может производиться с момента конца импульса И, до конца следующего импульса И, т.e, при максимальном темпе работы модуля в момент И считывается результат расчета предыдущего БФЭ.

1425649!

Таблица 1

Сигнал А

КП сигнала А

А. (Ао

25 Логическая "1"

Логический "0".0

Неопределенное

30 остояние "Х"

Высокоимпульсное состояние

Т а б л и ц а 2

N Т 1 i+!

М! К; I.

Т2 Т! ТО

45

50

55 и мультиплексор, причем информацион- ные входы группы формирователя признака недопустимого сочетания аргументов соединены соответственно с входами элементов И группы, выходы кото,рых соединены с соответствующими ин формационными входами мультиплексор4, первый и второй управляющие входы и выход которого являются соответствен1но первым и вторым управляющим входа-! ми и выходом формирователя признака ! недопустимого сочетания аргументов.

3. Модуль по п. 1, о т л и ч а ю-!

;,шийся тем, что формирователь ! команд содержит элемент ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента И, причем первый вход формирователя команд соединен с первыми входами элемента ИЛИ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых объединены и

1 подключены к второму входу формирова1 ! теля команд, третий вход которого соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с

ыходами элементов ИЛИ и ИСКЛЮЧАЮЩЕЕ инверсный выход первого элемена И, прямой выход второго элемента и выход элемента ИЛИ являются сответственно выходами с первого по ретий формирователя команд.

4. Модуль по п. 1, о т л и ч а юи и с я тем, что блок перекодировки содержит элемент ИЛИ и три элемента И-ИЛИ, причем первый вход блоtea перекодировки соединен с первым входом элемента ИЛИ, с первым прямым входом первой группы первого элемен1 а И-ИЛИ и с первыми прямыми входами

Первой.и второй групп третьего элемента И-ИЛИ, второй вход блока перекодировки - соединен с вторым входом элемента ИЛИ и вторым, прямым входом второй группы третьего элемента ИИЛИ, третий вход блока перекодировки соединен с вторым прямым входом лер»ой группы и с первым инверсным входом второй группы первого элемента

И-ИЛИ, четвертый вход блока перекодировки соединен с третьим инверсным входом первой группы и вторым прямым входом второй группы первого элемента И-ИЛИ, с вторым инверсным входом первой группы третьего элемента И-ИЛИ пятый вход блока перекодировки соедиI нен с первым прямым входом первой группы и первым инверсным входом второй группы второго элемента И-ИЛИ, выход элемента ИЛИ соединен с вторым прямым входом первой группы второго элемента И-ИЛИ, выход первого элемента И-ИЛИ соединен с вторым прямым входом второй группы второго элемен10 та И-ИЛИ, с третьим инверсным входом первой группы и третьим прямым входом второй группы третьего элемента ИИЛИ, выходы второго и третьего элементов И-HJIH aasrstroTea соответственно

15 первым и вторым выходами блока перекодировки.

0 0 0 2 6

1 О 0 Э 4

0 1 0 4 3

1 1 0 6 2

1425649

Формула изобретения

1. Многофункциональный логический модуль, содержащий первый блок расчета функций, первый, второй и третий регистры, коммутатор функции, блок маскирования и группу мультиплексоров, причем выходы мультиплексоров группы соединены с соответствующими входами группы первого блока расчета функций, выходы группы которого соединены с информационными входамигруппы коммутатора функции, выходы группы которого соединены с информа- . ционными входами соответствующих разрядов первого и второго регистров, выходы которых являются группой выходов результата модуля, выходы признаков действительности которого соединены с соответствующими выходами блока маскирования, входы которого соединены соответственно с выходами . разрядов, кроме старшего, третьего регистра, выход старшего разряда которого соединен с входом разрешения приема второго регистра, вход синхронизации которого объединен с входами синхронизации первого и .третьего регистров и подключен к синхровходу модуля, вход запуска которого соединен с входом разрешения приема первого регистра, первый вход задания функции модуля и вход запуска модуля соединены соответственно с входами разрядов третьего регистра, управляющие входы мультиплексоров группы соединены с входом запуска модуля, пер-, вый.вход задания функции которого соединен с управляющим входом коммутатора функции, о т л и ч а ю щ и йс я тем что с целью расширения области применения за счет обеспечения расчета выходных состояний узлов, содержащих как элементы И, так и монтажные объединения типа И, он содержит группу дешифраторов кода аргумента, второй, третий и четвертый блоки расчета функции, группу блоков пе рекодировки, два коммутатора команд, формирователь признака недопустимого сочетания аргументов и группу формирователей команд, причем информационные входы первой группы модуля соединены с первыми входами соответствующих дешифраторов кода аргумента группы и с первыми входами соответствующих блоков перекодировки группы, информационные входы второй группы модуля соединены с вторыми входами соответствующих дешифраторов кода аргумента группы и с вторыми входами соответствующих блоков перекодировки группы, первые и вторые выходы которых соединены соответственно с первыми и вторыми информационными входами соответствующих мультиплексоров группы, первые выходы дешифраторов кода аргумента группы соединены с соответствующими входами группы второго блока расчета функции, выходы группы которого соединены с первыми входами соответствующих формирователей команд группы, вторые выходы дешифраторов кода аргумента группы соединены с соответствующими входами группы третьего блока расчета функции, выходы группы которого соединены с вторыми входами соответствующих формирователей команд группы, третьи выходы дешифраторов кода аргумента группы соединены с соответствующими входами группы четвертого блока расчета функции, выходы группы которых соединены с третьими входами соответствующих формирователей команд группы, первые выходы которых соединены с соответствующими информационными вкодами группы первого коммутатора команд, выходы группы которого соединены с третьими входами соответствующих блоков перекодировки группы, четвертые входы которых соединены с соответствующими выходами группы второго коммутатора команд, информационные входы группы которого соединены с вторыми выходами соответствующих формирователей команд группы, третьи BbI ходы которых соединены с соответствующими информационными входами групп формирователя признака недопустимого сочетания аргументов, выход которого является выходом признака недопустимого сочетания аргументов модуля, первый вход задания функции которого соединен с управляющими входами первого и второго коммутаторов команд и с первым управляющим входом формирователя признака недопустимого сочетания аргументов, второй управляющий вход которого соединен с пятыми входами блоков перекодировки группы и вторым входом задания функции модуля.

2, Модуль по и. 1, о т л и ч а юшийся тем, что формирователь признака недопустимого сочетания аргументов содержит группу элементов И

14 25649

Табли ца 3

Функции, вырабатываемые на выходах БФЭ

1 1 l !

2 3 - 4 5 6

00 Р1=1А 2А Р2=3А 4А P3=5A 6А Р4=7А 8А Р5=9А 10А Р6=11А

° 12А

В/О

01 Р7=1А 2А P8=4A 5А Р9=7А 8А P-10=10A В/О

ЗА ° 6А -9А ° 11A - 12А

10 Р11=1А Р12=5А P13=9A В/О

2А ЗА 4А 6А 7А. 8А. 10А 11А

1УА

В/О

В/О

В/О

В/О

11 Р14=1А 2А P15=7A 8А В/О

° ЗА 4А 5А 9А 10А

° 6А ° 11А ° 12А

В/О

Таблица 4

Сигналы на входах Сигналы на выходах дешифратора кода дешифратора кода

7 и 7 г| (nA, nl П1, nl„

nA„

1 0 0

0 1 0

1 1

0 0

0 0 1

0 0 0

2 g ee 3 3 ° 5

2 ам-а- ) ам.45 юаю-у.

) мз9- 4 аю-а- 4 ам-а2 зм а»

° мъ ° |»у ю

2 — Z

О +9 +

9 ae+

1О ai 1О ам- - 1О

1 1 !

О1 7 зм-зз- 7 ам-т.

1 1

Ь зм+ О ам+

7 юзю 1

12 зму» Иам «у» 12 ам-у» 13ззюу. 13 ам+ 13 заев- !3 езю-у» ! . Т 1 1 1

10 11 ам-а- 11 зм2 11 ам-а- 11 ам-а» 12 ама1 1 1 1

11 !4 ам-аз- 14 ам "у. 14 ам-зз- 14 ам-за 14 юаю-у- 14 ia+ 15 ам- - 15 ам- - 15 ам+

1 1 1 1 ° 1. 1 !

15 зм- - 15 зм-у. ! !

Код номера типа БФЭ

i+1 I

5 зм-за1

9 зм-зз

1425649

Таблица 6 пА пкип 2

Сигналы на входах блока 17.N перекоди- Сигналы на выровки ходах блока 17.N пкмп2 i+1 пВ, пВ

О О О О 1 О н/с н/с

О

О

О

О

О

О

Таблица 7

Выходы коммутатора 19

Т2

1F 2F

7F 8F

О

11Г 12Р

14Р 15F н/с н/с н/с

Т а б л и ц а,8

Выходы блока 23

m2 m3 ш4

m1 m5 m6

Т1 Т2

I 1

О

О

0 н/с н/с н, с . н/с н, с н/с н, с н/с

О О

0 О

О 1

ЗР 4F

9Р 1ОГ

13F н/с °

1 1

1 О

О О

5 6

5F 6F н/с н/с н/с н/с

1425649

Фиг.2

1425649

ill (1хкп2) п1(2кмп2) п (лаюсь)

КМП1(имл2)

wn1(Swnz)

/(Ри 1(6юю/78/ мл1(ткмпг)

РЬ71 (ЯКМП2) ип1 (юкмл2)

П1 (11КМП2)

МЛ1 (12КМЛ2) (425649

МЮ1

ИККИ

Составитель А, Клюев

Техред М.Ходанич Корректор И.Муска, Редактор Г,ГеРбер

Заказ 4770/46 Тирам 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж"35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г; Ужгород, ул. Проектная, 4