Устройство для умножения двоичных комплексных чисел

 

Изобретение относится к цифроной вь числительной технике и может бн1ть использовано в специа/гиэиронаниых процессорах обработки цифровой информации . Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что устройство для умножения двоичньсх кo mлeкcныx чисел, содержащее входные блоки 1, 2 сумматоров, умножители 3-5, выходной блок 11 сумматоров, дополнительно содержит умножители с соответству101 шми связями. 4 з.и. ф-лы, 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (1)) д1) 4 О 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4198429/24-24 (22) 20.02.87 (46) 15.09.88. Бюл. Ф 34 (7 1) Московский физико-технический институт (72) А.Л.Лилеин (53) 681.325(088.8) (56) Патент США М 3670956, кл. 235/164, опублик. 1970.

Авторское свидетельство СССР

N 1076902, кл. G 06 F 7/52, 1982. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНЫХ КОМПЛЕКСНЫХ ЧИСЕЛ (57) Изобретение относится к ISèôðîsiîé

U вычислительной технике и может быть использовано в специализированных процессорах обработки цифровой информации. Целью изобретения ялляется сокрашение аппаратурных затрат. Поставленная цель достигается тем, что устройство для умножения двоичных комплексных чисел, содержап(ее входные блоки 1, 2 сумматоров, умножители 3-5, выходной блок 11 сумматоров, дополнительно содержит умнож|ггели с соответствующими связями. 4 з ° п. ф-лы, 5 ил.

1424015

Изобретение относится к цифровой вычислительной технике и может быть использовано н высокопроизводительных цифровых вычислительных процессорах, прежде всего специализированных, предназначенных для цифровой обработ30 ки сигналов.

Целью изобретения является сокращение аппаратурных затрат. 10

На фиг.1 приведена схема устройства для умножения двоичных комплексных чисел; на фиг.2 и 3 — схемы входного и выходного блоков сумматоров, соответственно, на фиг.4 и 5 — схемы 15 узлов суммирования и вычитания соответственно.

Устройство для умножения двоичных комплексных чисел (фиг.1) содержит первый 1 и второй 2 входные блоки сумматоров, первый-восьмой умножители 3-10, выходной блок 11 сумматоров и имеет входы 12, 13 операндов и выход 14.

Входной блок 1 (или 2) сумматоров 25 (фиг.2) содержит сумматоры 15 — 17, вычитатели 18-20, узел 21 суммирования, узел 22 вычитания и имеет входы 23-26 групп разрядов входа входного блока сумматоров, выходы 27-33 входного блок» сумматоров.

Выходной блок 11 сумматоров (фиг.3) содержит сумматоры 34-37, вычитатели 38-43, узел 44 суммирования, узел 45 вычитания, выходной сумматор

46 и имеет входы 47-54 выходного блока сумматоров и выход 55 выходного блока сумматоров °

Узел 21 (или 44) суммирования (фиг.4) содержит вычитатель 56, сум- 40 матор 57 и имеет входы 58, 59 соответственно действительной и мнимой частей первого слагаемого узла суммирования, входы 60, 61 соответственно действительной и мнимой частей вто- 45 рого слагаемого узла суммирования, выходы 62,63 соответственно действительной и мнимой частей результата узла суммирования.

Узел 22 (или 45) вычитания (фиг.5) 5 имеет входы 64, 65 соответственно действительной и мнимой частей уменьшаемого узла вычитания, входы

66, 67 соответственно действительной и мнимой частей вычитаемого узла вычитания, выходы 68, 69 соответственно действительной и мнимой частей результата узла вычитания и содержит вычитатель 70 и сумматор 71.

Сумматоры 15-17, 34-37, 46 (вычитатели 18-20, 38-43) являются сумматорами (вычитателями) комплексных чисел, т;е. суммируют (вычитают) отдельно действительные и отдельно мнимые части чисел на их входах для об-. разования действительной и мнимой частей результата.

Сумматоры 57, 71 и вычитатели 56, 70 выполняют действия над действительными числами.

Выходы сумматора 36, восьмого 10 и первого 3 умножителей соединены с входами вычитаемого соответственно вычитателей 41, 42 и 43 со сдвигом на два двоичных разряда в сторону старших, при этом на два младших разряда на входе вычитаемого указанных вычитателей поступает логический нуль.

Выходы вычитателя 4 1, вычитателя

42, узла 44 суммирования, вычитателя 43, сумматора 36 и умножителя 10 соединены соответственно с вторым, третьим, четвертым, пятым, шестым и седьмым входами выходного сумматора

46 со сдвигом соответственно на

N/4-2, N/2-2, 3N/4-2, N-2, 5N/4 и

6N/4 разрядов, где N — разрядность операндов. Сдвиг производится в сторону старших разрядов, младшие разряды при этом заполняются нулями.

Первый-восьмой умножители 3-10 яв ляются умножителями комплексных чисел.

Устройство для умножения двоичных комплексных чисел работает следующим образом.

ПУсть а41 à 42 а12 а14 — K-Раарядные комплексные числа, образованные соответственно первой, второй, третьей и четвертой четвертью разрядов 4К-разрядного первого операнда

a,, .,e.

<К

14

Первый операнд поступает на вход

12 устройства, или более подробно, исла а11 q а« q а1Ь и а14 по соответственно на входы 23, 24, 25 и 26 первого входного блока 1 сумматоров. На выходах сумматора 16, сумматора 17, вычитателя 18 и вычитателя 19 получаем соответственно

В ц а44 + a1» S<< a«+ а-14 1лг = а 44 а15 с11з а12

На первом, втором, третьем, четвертом, пятом, шестом и седьмом выходах 27-33 первого входного блока 1 сумматоров получаем соответственно

1424015

S43 + S44 Ьлэ 5лэ S»4 лэ hfe d

Ьлл

Ь44

Ьл„ вЂ” а„л, Ьг

d42 а»4

S 2Э + Szq Ь23 = S2!f S24 э

Ь25 22 1- 2Э в а 24 а2», bzz

22 а гэ, Ьгг

Ьлл

Ь24

Ь 26

m„= Ь44. Ь22 mz = Ьг Ь22 э = b4> Ь2э, m4 = b„q, Ь24, ш = bfe. b2e, шв — Ьлб .Ъ27, my = Ь»2, bze, mg = b .b22

7 ° !

45 вычитания вычи35

На выходах узла тателя 40, узла 44 сумматора 37 имеем

8 1 2

882 = d4 + id, суммирования и соответственно сг C

St +

1

dy Sd2 — 48б dff = de 4шв dg = S y 4m

«-г гк-2 Э«-2 4к-2

S4=m<+ 2 d + 2 de+ 2, SSz+ 2

5к 6к

+ 2 Se + 2 m2 где i — мнимая единица.

Аналогично представим второй 4Кразрядный операнд, поступающий на вход 13 устройства:

10 а = а + а 2" + 2 «az + 2. а24 г 2» 22 где a„, а,г, а2 и a24 — K-разрядные комплексные числа.

Полученные суммы с выходов первого и второго"входных блоков 1, 2 сумматоров поступают на входы первогоПолученные на выходах первоговосьмого умножителей 3-10 частичные произведения т4;-тп2 поступают соответственно на первый-восьмой входы 47-54!

d4 = mz ш Sz = m2+

Se, m4 + m< S6 m6 +

Число m4 поступает на первый вход выходного сумматора 46, числа dy дя, 45

SS2, и, S6 и т 2 поступают соответственно на второй-седьмой входы выходного сумматора 46 со сдвигом соотУзел 21 (или 44) суммирования работает следующим образом.

Пусть на входы узла 21 суммирования поступают комплексные числа Е 4 = о

X4 + iY„Z2 = X2 + iY2, Действительные числа Х„, У, Х z и У2 поступают соответственно на входы 58-61 узла 21 суммирования. На выходах дей!

Числа а„, а,г, а,, и а,4 поступают на входы 23-26 второго входного блока 2 сумматоров. На выходах сумматоров 16, 17 вычитателей 18, 19, а также на первом-седьмом выходах 27-33 второго входного блока 2 сумматоров соответственно получаем

52Э а 2f + a 2Э S21 а 22 а24

d2г а2» a22 dгъ а22 а24 ° восьмого умножителей 3-10, на выходах которых получаем соответственно выходного блока 11 сумматоров. На выходах вычитателя 38, сумматора 34, вычитателя 39, сумматоров 35, 36 получаем соответственно !!.

Числа Se m и т» поступают на вторые входы соответственно вычнтателей 41-43 со сдвигом на два двоичных разряда в сторону старших, на их выходах соответственно получаем ветственно на К-2, 2К-2, ЗК-2, 4К-2, 5К, 6К двоичных разрядов в сторону .Ъ старших.

На выходе 55 выходного сумматора

46 получаем искомый результат: ствительной 62 и мнимой 63 частей результата получаем соответственно

Х=Х4-У2; У=Х2+У7

Узел 22 (или 45) вычитания работает аналогично.

Пусть на его входы поступают комплексные числа Z4 = Х4 + iY4 и Е2 — X2 + iYa Числа Х», Ул Х2 и У2

1424015

20

55 поступают на входы 64-67 узла 22 вычитания. На его вьжодах 68 и 69 получаем соответственно

Х=Х1+YP Y= Yf xt °

Дополнительный положительный эффект изобретения состоит в повышении быстродействия. формула изобретения

1. Устройство для умножения двоич«brx комплексных чисел, содержащее два входньж блока сумматоров, три умножителя, выходной блок сумматоров, причем «ходы первого и второго операндов устройства соединены с входами соответствующих входных блоков сумматоров, первый, второй и третий выходы первого входного блока сумматоров соединепы соответственно с входами первого сомножителя первого, второго и третьего умножителей, входы второго сомножителя которых соединены соответственно с первым, вторым и третьим выходами второго входного блока сумматоров, выходы первого, второго и третьего умножителей соединены соответствеnno с первым, вторым и третьим входами выходного блока сумматоров, выход которого является выходом устройства, о т л tt ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, оно содeржит с четвертого по восьмой yмножители, причем выходы с четвертого по седьмой первого входного блока сумматоров соединены соответственно с входами первого сомножителя с четвертого по седьмой умножителей, входы второго сомножителя которых соединены соответственно с четвертым, пятым, седьмым и шестым выходами второго входного блока сумматоров, вьжоды умножителей с четвертого по восьмой соединены соответственно с входами с четвертого по восьмой вьгходного блока сумматоров, входы первого и второго сомножителей восьмого умножителя соединены соот-, ветственно с седьмыми выходами первого и второго входных блоков сумматоров.

2. Устройство по п,1, о т л и ч аю щ е е с я тем, что входной блок сумматоров содержит три сумматора, три вычитателя, узел суммирования и узел вычитания, причем входы первого и второго слагаемьж первого сумматора соединены соответственно с выхода40

50 ми второго и третьего сумматоров, вход первого слагаемого второго сумматора соединен с входом уменьшаемого первого вычитатгля и является входом первой группы разрядов входа входного блока сумматоров, вход второй группы разрядов входа которого соединен с входом первого слагаемого третьего сумматора и с входом уменьшаемого второго вычитателя, вход второго слагаемого второго сумматора соединен с входом вычитаемого первого вычитателя и является входом третьей группы разрядов входа входного блока сумматоров, вход четвертой группы разрядов входа которого соединен с входом второго слагаемого третьего сумматора и с входом вычитаемого второго вычитателя, выходы второго и третьего сумматоров соединены соответственно с входами уменьшаемого и вычитаемого третьего вычитателя, выход первого вычитателя соединен с входом первого слагаемого узла суммирования и с входом уменьшаемого узла вычитания, ахоп вычитаемого которого соединен с входом второго слагаемого узла суммирования и с выходом второго вычитателя, вход первого слагаемого второго сумматора, выходы первого сумматора и третьего вычитателя, выходы результата узлов суммирования и вычитания, входы вычитаемого первого и второго вычитателей являются соответственно выходами с первого по седьмой входного блока сумматоров.

3. Устройство по п. 1, о т л и ч а и щ е е с я тем, что выходной блок сумматоров содержит четыре сумматора, шесть вычитателей, узел суммирования, узел вычитания и выходной сумматор, причем первый вход выходного блока сумматоров соединен с входом первого слагаемого выходного сумматора, выход которого является выходом выходного блока сумматоров, второй вход которого соединен с входом уменьшаемого первого вычитателя и с входом первого слагаемого первого сумматора, вход второго слагаемого которого соединен с входом вычитаемого первого вычитателя и является третьим входом выходного блока сумматоров, четвертый вход которого соединен с входом уменьшаемого второго вычитателя и с входом первого слагаемого второго сумматора, вход второго сла1424015 гаемого которого соединен с входом вычитаемого второго вычитателя и является пятым входом выходного блока сумматоров, шестой и седьмой входы которого соединены соответственно с входами первого и второго слагаемых третьего сумматора, выход первого вычитателя соединен с входом уменьшаемого узла вычитания и с входом перво- 1О го слагаемого узла суммирования, вход второго слагаемого которого соединен с входом вычитаемого узла вычитания и с выходом второго вычитателя, выход первого сумматора соединен с входом уменьшаемого третьего вычитателя и с входом первого слагаемого четвертого сумматора, вход второго слагаемого которого соединен с входом вычитаемого третьего вычитателя и с выходом второго сумматора, выход результата узла вычитания соединен с входом уменьшаемого четвертого вычи1 тателя, выход которого соединен с входом второго слагаемого выходного 25 сумматора, вход третьего слагаемого которого соединен с выходом пятого вычитателя, вход уменьшаемого котороГо соединен с выходом третьего вычитателя, выход четвертого сумматора и вход первого слагаемого выходного сумматора соединены соответственно с входами уменьшаемого и вычитаемого шестого вычитателя, выход которого соединен с входом четвертого слагае35 мого выходного сумматора, вход пятого слагаемого которого соединен с выходом результата узла суммирования, выход третьего сумматора соединен с входом вычитаемого четвертого вычитателя и с входом шестого слагаемого выходного сумматора, вход седьмого слагаемого которого соединен с входом вычитаемого пятого вычитателя и является восьмым входом выходного блока сумматоров.

4. Устройство по пп.2 и 3, о т— л и ч а ю щ е е с я тем, что узел суммирования содержит вычитатель и сумматор, причем входы действительной и мнимой частей первого слагаемого узла суммирования соединены соответственно с входом уменьшаемого вычитателя и с входом первого слагаемого сумматора, выходы которых являются соответственно выходами действительной и мнимой частей результата узла суммирования, входы действительной и мнимой частей второго слагаемого которого соединены соответственно с входом второго слагаемого сумматора и с входом .вычитаемого вычитателя.

5. Устройство по пп.2 и 3, о т л и ч а ю щ е е с я тем, что узел вычитания содержит вычитатель и сумматор, причем входы действительной и о мнимой частей уменьшаемого узла вычитания соединены соответственно с входом первого слагаемого сумматора и с входом уменьшаемого вычитателя, выходы которых являются выходами действительной и мнимой частей результата узла вычитания, входы действительной и мнимой частей вычитаемого которого соединены соответственно с входом вычитаемого вычитателя и с входом второго слагаемого сумматора.

1424015

1424015

Составитель А.Клюев

Техред М.Ходанич

Корректор С.Шекмар

Редактор А.Маковская

Заказ 4688/51

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Ра ",ыская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4