Число-импульсное множительное устройство

 

Изобретение относится к вычислительной технике и может быть использовано в составе вычислительных. контрольно-измерительных и управляющих систем. Цель изобретения - расширение области применения за счет снятия ограничений с взаимного расположения во времени начальных моментов формирования сомножителей. Устройство содержит полусумматор 1,счетчик 2, две группы элементов И 3 и 4, группу элементов ИЛИ 5, элемент задержки 6, накапливающий сумматор 7, блок 8 привязки начала формирования сомножителей, элемент И 9 и два элемента ИЛИ 10, 11. Устройство обеспечивает правильный результат умножения без каких-либо ограничений на положение во времени моментов начала формирования сомножителей. 2 ил. 1C СЛ

СОЮЗ СОВЕТСКИ К

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 С 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4! 91214/24-24 (22) 01 ° 12. 86 (46) 15.09. 88. Бюл. К 34 (71) Украинский заочный политехнический институт им. И.З.Соколова (72) В.А,Добрыдень (53) 681.325(088.8) (56) Авторское свидетельство СССР

И 754414, кл. G 06 F 7/52, 1978.

Авторское свидетельство СССР

У 1!36152, кл. С 06 F 7/52, 1982 ° (54) ЧИСЛО-ИИПУЛЪСНОЕ ИНОЖИТЕЛЪНОЕ

УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в составе вычислительных, „„SU„„1424014 А 1 контрольно-измерительных и управляющих систем. Цель изобретения — расширение области применения за счет снятия ограничений с взаимного расположения во времени начальных моментов формирования сомножителей. Устройство содержит полусумматор 1, счетчик 2, две группы элементов И 3 и 4, группу элементов ИЛИ 5, элемент задержки 6, накапливакиций сумматор 7, блок 8 привязки начала формирования сомнозмтелей, элемент И 9 и два элемента ИЛИ 10 11. Устройство обеспечивает правильный результат умножения беэ каких-либо ограничений на положение во времени моментов начала формирования сомножителей. 2 ил.

1424014

Изобретение относится к вычислительной технике и может быть использовано в составе вычислительных, контрольно-измерительных и управляю- 5 щих систем.

Цель изобретения — расширение области применения путем снятия ограничений с взаимного расположения во времени начальных моментов формиро- 10 вания сомножителей.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 функциональная схема блока привязки начала формирования сомножителей. 15

Устройство содержит полусумматор

1, счетчик 2, первую 3 и вторую 4 группы элементов И, группу элементов

ИЛИ 5„ элемент 6 задержки, накапливающий сумматор 7, блок 8 привязки 20 начала формирования сомножителей, элемент И 9, первый 10 и второй 11 элементы ИЛИ.

Блок 8 привязки начала формирования сомножителей содержит первый 12 и второй 13 логические узлы, первый

14, второй 15 и третий 16 триггеры, реверсиввый счетчик 17, причем первый и второй входы первого логического узла 12 являются первым и вто- 30 рым пнформационными входами блока 8 привязки начала формирования сомножителей, первый и второй выходы первого логического узла 12 соединены соответственно с входами у-становки н "1" триггеров 14, 15» шп ерспые выходы которых соединены соответственно с третьим и четвертым входами узла 12, прямые выходы триггеров 14, 15 соединены соответственно с первым 40 и вторым входами второго логического узла 13, первый и второй выходы и третий вход которого являются соответственно вторым и третьим выходами и синхровходом блока 8 привязки 45 начала формирования сомножителей, первый выход которого соединен с четвертым входом второго логического узла 13 и с прямым выходом триггера

16, инверсный выход которого соединен с пятыми входами первого 12 и второго 13 логических узлов, вход установки в "1" триггера 16 является управляющим входом блока 8 привязки начала формирования сомножитег лей, третий и четвертый выходы первого логического узла 1? соединены соответственно с шестым и седьмым входами второго логического узла 13, третий ныход и восьмой вход которого соединены соответственно с вычитающим входом и информационным выходом реверсивного счетчика 17, вход сложения которого соединен с пятым выходом первого логического узла 12.

Принцип действия устройства заключается в следующем.

Если формирование обоих сомножителей (импульсы С„, C<) начинается одновременно, работа предлагаемого устройства по сути ничем не отличается от работы изнестного устройства.

Если же один из сомножителей начинает формироваться раньше, то блок

8 обеспечивает запоминание числа и< импульсов этого сомножителя, поступивших до начала формирования другого сомножителя» а также номера N этого сомножителя.

На выход суммы полусумматора 1 эти импульсы не пропускает закрытый при этом элемент И 9. Затем блок 8 через соответствующий элемент ИЛИ (10 или 11) добавляет и, импульсов (синхронно с тактовыми импульсами

С ) на N-й вход полусумматора 1 сразу после окончания формирования

N-го сомножителя (когда сомножители перекрываются во времени) или с момента начала формирования другого сомножителя (когда отсутствует сов/ падение импульсов на входах сомножителей устройства).

Первый логический узел 12 реализует следующие логические функции, Если T„, Т, T> — состояния триггеров 14, 15, 16 соответственно, а Л вЂ” сигнал на i-м выходе узла 12 (1 = 1, 2...5), то Л„ = C Ñ Т Т|

- Л Т Т,; Л, = С С Т Т, = Л Т Т,;

2 » т1 б 3»

Узел 13 реализует следующие логические функции М; (i = 1, 2, 3, М; сигнал на i-м выходе этого, узла):

M„= РТЗ Т» С„С + T„T С„С2, М

+ Т С, С ) — при P = О, если содержимое К реверсивного счетчика 17 равно нулю, и P = 1, если К g О.

Единичные состояния на выходах логических узлов 12, 13 индицируют о следующие значения функций:

Л„ — первым начал формироваться первый сомножитель (поступающий на

1424014

10 первый вход устройства, т.е. на первый вход первого элемента И 10);

JIq — первым начал формироваться второй сомножитель, Л вЂ” импульс поступил только на первый вход устройства, Л вЂ” импульс поступил только на второй вход устройства;

Л вЂ” nocTJJTIHJI нходнои импульс ного из сомножителей, а первый импульс второго сомножителя еще не поступал, М„ - очередной тактовый импульс подается на второй вход элемента

ИЛИ 1 О, M — очередной тактовый импульс подается на второй вход элемента

ИЛИ 11, М вЂ” очередной тактовый импульс вычитается из содержимого реверсивного счетчика 17 °

Устройство работает следующим образом.

В исходном состоянии установлены н "О" счетчик 2, накапливающий сумматор 7 и блок 8 (н "О" установлены его триггеры 14 — 16 и реверсивный счетчик 17), при этом импульсы на втором и третьем выходах блока 8 отсутствуют, на его первом выходе поддерживается нулевой сигнал, т.е, элемент И 9 закрыт по первому входу.

Случай "а" (формирование сомножителей начинается одновременно).

Первый же импульс с выхода переноса полусумматора 1, поступая на управляющий вход блока 8, устанавливает в " 1" его триггер 16, благодаря чему элемент И 9 открывается по первому входу. Других действий блок 8 н рассматриваемом случае не выполняет, устройство работает при этом точно так же, как устройство-прототип: i-й импульс с выхода переноса полусумматора 1 (i = 1, 2..., m ) вызывает увеличение содержимого накапливающего сумматора на число

2 (i — 1) + 1, так что к моменту окончания формирования меньшего из сомножителей в счетчике 2 будет сформирован меньший сомножитель, а в на-» капливающем сумматоре 7 - его квадрат. Если m, = т,, то результат умножения уже получен, Если m„ g mt то импульсы на выходе переноса полусумматора 1 прекращаются, но начинают формироваться импульсы на его выходе суммы, каждый из которых вы15

55 зынает прибавление к содержимому накаллинакицего сумматора 7 содержимого счетчика 2 (через элементы И группы

4 и элементы ИЛИ группы 5). В резуль" тате к моменту окончания формирования большего сомножителя в накапливакицем сумматоре 7 будет сформиг ровяно число m „+ m„(m» mq )

= meme). Если m р ш,, то совершенно аналогично получаем ши mz ™< m>) mmmm< г

Случай "б" (формиронание первого сомножителя начинается раньше, а заканчивается во время формирования второго сомножителя).

Обозначим через n число импульсов первого сомножителя, предшествующих первому импульсу второго сомножителя, Первый же из этих nq импульсов вызовет формирование сигнала Л = 1 на первом выходе логического узла 12, т.е. триггер 14 блока 8 будет установлен в "1" (тем самым запоминается номер N = 1 сомножителя, который начал формироваться первым). Каждый из и„ импульсов вызывает также формирование импульса (сигнала Л ) на пятом выходе первого логического узла 12, т.е. на суммирующем входе реверсивного счетчика 17, н котором и фиксируется число n4 . Импульсы, формируемые при этом на выходе суммы лолусумматора 1, не проходят на входы элементов И группы 4, поскольку элемент И 9 закрыт по первому входу. нулевым сигналом с первого выхода блока 8. При появлении импульсов одновременно на обоих информационных входах устройства импульс с выхода переноса полусумматора 1 устанавливает Т = 1, в результате импульсы перестают поступать на суммирующий вход реверсивного счетчика 17, но появляются на выходе переноса полусумматора 1, при этом блоки 2 — 7 работают аналогично описанному ныше, обрабатывая все по импульсов, поступакицих одновременно на оба входа устройства, т,е. формируя число по в счетчике 2 и число л в накап1 ливающем сумматоре 7. Когда формирование первого сомножителя заканчиваетСЯ (т4 = Л„ + П ), ИМПУЛЬСЫ ПРОдолжают поступать только на второй информационный вход устройства, од20 г

+ " 4 "г

Случай в (формирование первого сомножителя начинается раньше, а заканчивается позже, чем второго).

До окончания формирования второго сомножителя устройство работает точ- 45 но так же, как в случае "б", в реверсивном счетчике 17 будет зафиксировано число п4, в счетчике 2 — число

n, = тг., а в накапливающем сумматоре

7 — число m . Каждый из следующих п1 импульсов (n> = т„ n„ m ), поступающих только на первый вход устройства, будет добавлять число ш к содержимому накапливающего сумг матора 7, а после прекращения формирования первого сомножителя еще и импульсов подаст блок 8 на первый вход полусумматора 1 — совершенно аналогично тому, как это описано вы5 14240 нако блок 8 формирует теперь — синхронно с тактовыми импульсами на синхровходе устройства — n импульсов на втором входе первого элемента

ИЛИ 10 (импульсы формируются на первом и третьем выходах второго логического узла 13) ° Действительно, после окончания формирования первого сомножителя имеем: P = 1, Т„ = 1, !О

Тг О, T» = 1, так что тактовые импульсы С» (с учетом того, что С1

= О, Сг = 1) проходят на вычитающий вход реверсивного счетчика 17 до тех пор, пока реверсивный счетчик

17 не будет возвращен в "О", т.е, пока не будет достигнуто равенство

К = О и, следовательно, P = О, Таким образом, хотя формирование первого сомножителя было начато на и„ тактов раньше, чем второго, на входы полусумматора 1 импульсы поступали одновремено в течение по + п„ тактов, т.е. в счетчике 2 зафиксировано число m а в накапливающем сум- 25 г маторе 7 — число m В дальнейшем п.г импульсов (тг = m „ + n ) поступают только на второй вход полусумматора 1, блок 8 в работе устройства больше не участвует, так что 30 блоки 1-7 заканчивают процедуру умножения совершенно аналогино случаю

"а": каждый из п г импульсов с выхода суммы полусумматора 1 вызывает прибавление к содержимому накапливающего сумматора 7 содержимого счетчика 2, в итоге получаем

14 6 ше для случая "б . В итоге накапливающий сумматор 7 будет содержать число

me m1(n» + n1 ) шсщ4

Случай "r" (формирование первого сомножителя заканчивается до начала формирования второго).

Вначале m„ импульсов, поступающих только на первый вход устройства, обрабатываются точно так же, как первые, импульсов в случаях "б", "в .

В отличие от рассмотренных, в данном случае вообще отсутствует одновременное поступление импульсов на оба информационных входа устройства, так что к приходу импульса на второй его вход триггер 16 блока 8 остается установленным в "О", следовательно, тактовые импульсы С> не могут пройти на выходы логического узла 13. Но первый же поступающий на второй информационный вход устройства (т.е. на второй информационный вход блока

8) импульс поступит на вычитающий вход реверсивного счетчика 17. Импульс с второго выхода блока 8 поступает через элемент ИЛИ 10 на первьп вход полусумматора 1 одновременно с импульсом на его втором входе, возникающий при этом на выходе полусумматора 1 импульс переноса уста- ° навливает триггер !h в состояние "1", после чего импульсы на втором выходе блока 8 будут формироваться точно так же, как в предыдущих случаях, пока не будет достигнуто равенство

К = О, т.е, P = О. В результате в счетчике 2 и накапливающем сумматоре

7 после обработки m„ импульсов, поступающих nn÷îâpåìåíío на оба входа полусумматора 1, будут. сформированы числа m и m „, затем каждый из импульсов, поступающих только на второй информационный вход устройства, добавляет содержимое счетчика 2 к содержимому накапливающего сумматора

7, в итоге получаем

+ ш„(п — ш„) = ш„щ

При mq ) тг эти числа меняются местами: совпадать во времени на входах полусумматора 1 будут m импульсов, после чего еще m m импульсов поступят только на один (первый) его вход, в итоге в накал14240 ливаюшем сумматоре 7 совершенно аналогично предыдущему будет сформировано число m q + m (m „— ш ) = mqmq

В случаях "б" — "г" первым начинает формироваться первый сомножитель. Если, наоборот, первым начинает формироваться второй сомножитель, устройство работает аналогично, с тем отличием, что в момент начала 10 формирования второго сомножителя н

"1" устанавливается второй триггер

15 блока 8, фиксируя тем самым номер

N = 2 сомножителя, начавшего формироваться первым,в результате допол- 15 нительные импульсы подаются синхронизатором не на первый элемент ИЛИ 10, а на второй (11).

Таким образом, предлагаемое устройство обеспечивает правильный результат умножения без каких-либо ограничений на положение во времени моментов начала формирования сомножителей.

25

Формула изобретения

Число-импульсное множительное устройство, содержащее полусумматор, 30 счетчик, первую и вторую группы элементов И, группу элементов ИЛИ, элемент задержки и накапливающий сумматор, причем выход переноса полусум— матора соединен с первым входом первого элемента ИЛИ группы и с первыми входами элементов И первой группы, вторые входы которых соединены с выходами соответствующих разрядов счетчика, выходы элементов И первой грУп- 40 пы с первого по (n — 1) — и (n — разрядность счетчика) соединены соответственно с первыми входами элементов

ИЛИ группы с второго по п-й, а выход и-го элемента И первой группы соеди45

14 8 нен с входом (n + 1)-го разряда накапливающего сумматора, выходы элеме итон ИЛИ группы соеди не ны с входами соответствующих разрядов с первого по и-й накапливающего сумматора, разрядные выходы счетчика соединены соответственно с первыми входами элементов И второй группы, выходы которых соединены с вторыми входами соответствующих элементов ИЛИ группы, выход переноса полусумматора соединен через элемент задержки со счетным входом счетчика, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет снятия ограничений с взаимного расположения но времени начальных моментов формирования сомножителей, в него введены блок привязки начала формирования сомножителей, первый и второй элементы ИЛИ и элемент И, причем первый и второй информационные входы устройства соединены соответственно с первыми входами первого и второго элементов ИЛИ и с первым и вторым информационными входами блока привязки начала формирования сомножителей, синхровход которого соединен с шиной синхронизации устройства, а управляющий вход соединен с выходом переноса полусумматора, выход суммы которого соединен с первым входом элемента И, второй вход которого соединен с первым выходом блока привязки начала формирования сомножителей, а выход элемента И соединен с вторыми входами элементов И второй группы, второй и третий выходы блока привязки начала формирования сомножителей соединены соответственно с вторыми входами первого и о второго элементов ИЛИ, выходы которых соединены с первым и нторым информационными входами полусумматора.

1424014

CPc/Ã 2

Составитель В.Гусев

Техред М.Ходанич

Корректор Л.Патай

Редактор А.Маковская

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4688/51

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Число-импульсное множительное устройство Число-импульсное множительное устройство Число-импульсное множительное устройство Число-импульсное множительное устройство Число-импульсное множительное устройство Число-импульсное множительное устройство 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике и может быть использовано в специализированных -i процессорах обработки цифровой информации

Изобретение относится к автоматике и вычислительной технике и может найти применение в вычислительных машинах и системах повьш1енной производительности

Изобретение относится к области вычислительной техники и может быть применено в быстродействующих арифметических устройствах для выполнения операции деления чисел

Изобретение относится к вычислительной технике и может быть использовано , в частности, при создании , специализированных систем переработки информации

Изобретение относится к вычислительной технике и может быть использовано в ЦВМ последовательного действия

Изобретение относится к области , вычислительной техники

Изобретение относится к цифровой вычислительной технике и может быть использовано в арифметических устройствах для определения начального приближения к обратной величине аргумента в устройствах итерационного деления или вычисления обратной .величины нормализованного двоичного числа

Изобретение относится к вычислительной технике и предназначено для формирования тетрады суммы частичных произведений при умножении двоичных и двоично-десятичных (в коде 8-4-2-1) чисел

Изобретение относится к вьиислительной технике

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх