Цифровой логарифмический преобразователь

 

Изобретение относится к вычислительной , технике и может быть использовано в арифметических устройствах ЭВМ и систем цифровой обработки информации. Целью изобретения является расширение области применения за счет возможности вычисления функции от произвольного целого аргумента. Цифровой логарифмический преобразователь содержит входной 1 и выходной 10 регистры, регистр 5 нормализованного аргумента, блок 3 вьщеления старшего разряда, шифратор 2, сдвигатель 4, два блока 6, 7 памяти , блок 8 деления, .сумматор 9 и распределитель 11 импульсов. Преобразователь вьщеляет характеристику (целая часть результата) целого двоичного числа и формирует из него нормализованное значение аргумента, из которого вычисляется мантисса (Дробная часть) результата. 2 ил. с (Л го СП о: а сд

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц4006 F 7 556

ICEC":l(1 "": -" ( "!

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ЬИЫ И О КЕЫ:.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4215153/24-24 (22) ?4.03.87 ! (46) 23.09.88. Бюп. У 35 (72) И.Я.Миронов (53) 681.325(088.8) (56) Авторское свидетельство СССР

В 881741, кл. G 06 F 7/556, 1981.

Авторское свидетельство СССР

У 1241237, кл, С 06 F 7/556, 1984. (54) ЦИФРОВОЙ ЛОГАРИФ?ШЧЕСЙ4Й ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной. технике и может быть использовано в арифметических устройствах ЭВМ и систем цифровой обработки информации. Целью изобретения

„„SU„„1425665 А1 является расширение области применения за счет возможности вычисления функции от произвольного целого аргумента. Цифровой логарифмический преобразователь содержит входной 1 и выходной 10 регистры, регистр 5 нормализованного аргумента, блок 3 выделения старшего разряда, шифратор

2, сдвигатель 4, два блока 6, 7 памяти, блок 8 деления, сумматор 9 и распределитель 11 импульсов. Преобра. эователь выделяет характеристику (це лая часть результата) целого двоичного числа и формирует из него нормализованное значение аргумента, из которого вычисляется мантисса (дробная часть) результата. 2 ил.

1425665

30, Z=Iog x=log (2 ° U) =K+log U; I,O

U-Uo

Z =K+Iog U +?log 1 по о - 0+11 в

Z =K+A ---- = Z log х

Аа

U+Uo-. = ° У

2 р

A„=log IJ, +21og,,l; А,= -2U, log 1, 35 где Z — приближенное значение результата;

К вЂ” характеристика числа х;

If — нормализованное значение аргумента;

It — опорное значение аргумента U, 45

Цифровой логарифмический преобразователь, реализующий алгоритм (1) работает следующим образом.

Преобразователь начинает вычисление логарифмической функции Z=log х по сигналу, поступающему в распределитель 11 импульсов. через его вход.

1 аспределитель 11 импульсов вырабатывает последовательность управляющих сигналов. По сигналу с первого выхода распределителя 11 импульсов значение аргумента х поступает в цифровой логарифмический преобразователь через информационный вход

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислителей, информационно-измерительных систем, цифровых фильтров, гибридных функциональ" ных преобразователей. . Целью изобретения является расширение области применения эа счет возможности вычисления функции от произвольного целого аргумента.

На фиг. 1 представлена функцио-.: ! нальная схема цифрового логарифми" ческого преобразователя; на фиг. 2 временная диаграмма его работы.

Цифровой логарифмический преобразователь (фиг, 1) содержит входной регистр 1, шифратор 2, блок 3 выделения старшего разряда, сдвигатель 4, ! регистр 5 нормализованного аргумента, первый 6 и второй 7 блоки памяти, блок Я деления, сумматор 9, выходной ! регистр 10, распределитель 11 импуль сов. 25

Цифровой логарифмический преобра зователь обрабатывает целые двоичные числа и вычисление функции Z=log

1 старших разрядов выходного регистра 10. Код числа К поступает на вход сдвигателя 4, на другой вход которого поступает код числа х, корый сдвигается на К разрядов вправо (в сторонумладших разрядов) ° Так как число х = 2" Ур 1 < П < 2, то на выходе сдвигателя 4 вырабатывается нормализованный аргумент U код которого записывается в регистр 5 нормализованного аргумента. Код характеристики К в выходной регистр 10 и нормализованного аргумента U в регистр 5 нормализованного аргумента записывается по сигналу, вырабатываемому на третьем выходе распределителя 11 импульсов.

По сигналу с четвертого выхода распределителя 11 импульсов, поступающему на управляющий вход блока 8 деления в последний поступает делитель

П + т э с второго выхода регистра 5

? нор ализованного аргумента и величины

А иэ второго блока 7 памяти по адресу вырабатываемому на первом выходе регистра 5. На выходе блока 8 деления вырабатывается величина

U+Itо

А / †--. По сигналу с пятого выхода

2 распределителя 11 импульсов, поступающему на управляющий вход сумматора 9, в последний поступают велиU+IJ чины AÄ (lo It, + 2 log 1)А,/ соответственно с выходов первого блока 6 памяти и блока 8 деления.

На выходе сумматора 9 вырабатывается

2Лg величина У„= A + --.-- = Iog Uo Ф о

И-Ьс

+ 2 1оК 1 --- -;"- log U записывается о о

14?5665 в р младших разрядов выходного регистра 10 по сигналу, вырабатываемому на шестом выходе распределителя 11 импульсов. .5

В п-разрядном выходном регистре

10. вырабатывается в соответствии с алгоритмом (1) результат Z = log x представляющий собой положительное двоичное число с фиксированной запятой, при этом целая часть (характеристика К) занимает 1 старших разря-, дов, дробная часть размещается в р = п — 1 младших разрядах. Результат

Z = 1од х поступает на выход цифрового логарифмического преобразователя по сигналу с седьмого выхода распределителя 1 1 импульсов,. а на восьмом выходе распределителя i1 импульсов вырабатывается сигнал признака оконча-2О ния вычисления результата.

Формула изобретения

Цифровой логарифмический преобра- 25 зователь, содержащий регистр нормализованного аргумента, первый блок памяти, блок деления, сумматор и выходной регистр, причем выход группы старших разрядов соединен с адресным входом первого блока памяти, выход которого соединен с входом первого операнда сумматора, вход второго опе ранда которого соединен с выходом блока деления, вход делителя которого соединен с выходом разрядов младшей группы регистра нормализованного аргумента, выход сумматора соединен с входами младшей группы разрядов ин- формационного входа выходного регистра, отличающийся тем, 40 что, с целью расширения области применения за счет возможности вычисления функции от произвольного целого аргумента, в него введены входной регистр, блок выделения старшего разряда, шифратор, сдвигатель, второй блок памяти и распределитель импульсов, причем вход аргумента преобразователя соединен с информационным входом входного регистра, выход которого соединен с информационным входом сдвчгателя и информационным входом блока выделения старшего разряда, выход которого соединен с информационным входом шифратора, выход которого соединен с входом старших разрядов информационного входа выходного регистра и управляющим входом сдвигателя, выход которого соединен с информационным входом регистра нормализованного аргумента, выход группы старших разрядов которого соединен с адресным входом второго блока памяти, выход которого соединен с входом делимого блока деления, вход запуска преобразователя соединен с входом запуска распределителя импульсов, первый и второй выходы которого соединены с входами соответственно pasрешения записи и разрешения считывания входного регистра, третий выход распределителя импульсов соединен с входом разрешения записи в регистр нормализованного аргумента и входом разрешения записи в старшие разряды выходного регистра, выходы с четвертого по восьмой распределителя импульсов соединены соответственно с . управляющим входом блока деления, управляющим входом сумматора, входом разрешения записи в младшие разряды выходного регистра, входом разрешения вЫцачи выходного регистра и выходом окончания вычислений преобразователя, информационный выход которого соединен с выходом выходного регистра.

1425665

Составитель А. Зорин

Редактор Г.Гербер Техред N.Ходанич Корректор И. Нуска

О

Заказ 4770/46

Ъ ираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,. Ж-35, Раушская наб., д. 4/5 т

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4