Устройство для вычисления экспоненциальной функции

 

Изобретение относится к вычислительной технике и может быть исппользовано в вычислителях для вычисления функции у ес плавающей запятой . Цель изобретения - расширение диапазона вычисления экспоненциальной функции. Устройство содержит вход 1 мантиссы, вход 2 порядка, первый и второй регистры 3 и 4, первый блок

СОЮЗ СОВЕТСКИХ

СОЩЮЛИСТИЧЕСКИХ

РЕСПУБЛИК (19> (11) 1511 4 G 06 F 7 556

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР н автои:ко@в свидктельствм (21) 4149815/24-24 (22) 19.11.86 (46) 15.03.89. Вюл. Р 10 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.E.Çoëoòîâñ èé и P.Â.Êîðîáêîâ (53) 681.325(088.8) (56) Авторское свидетелвство СССР

Ф 1238066, кл. G 06 F 7/556, 1986 °

Авторское свидетельство СССР

Р 1411740, кл. G 06 F 7/556, 1986, (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭКСПОНЕНЦИАЛЬНОЙ ФУНКЦИИ (57) Изобретение относится к вычислительной технике и может быть иск пользовано в вычислителях для вычисления функции у = е- с плавающей за+Х пятой. Цель изобретения — расширение диапазона вычисления зкспоненциальной функции. Устройство содержит вход1 мантиссы, вход 2 порядка, первый и второй регистры 3 и 4, первый блок

1465884 памяти 5, схему 6 формирования признака, элемент ИЛИ 7„ блок 8 управления, выход 9 признака переполнения, выход 10 готовности данных, первый коммутатор 11, регистр сдвига.12, первую группу элементов И 13, сумма-,. тор 14 порядка, вторую группу элементов И 15, первый сумматор 16, элеИзобретение относится к вычислительной технике и может.-быть использовано в вычислителях для вычисления функции у = е с плавающей запятой.

Цель изобретения — расширение диапазона вычисления экспоненциальной функции.

На фиг.1 показана функциональная схема устройства для вычисления экспоненциальной. функции, на фиг.2— схема формирования признаков; на фиг.3 — коммутатор; на фиг.4 — нормализатор, на фиг.5 — сумматор порядка, иа фиг.6 — схема блока управления.

Устройство (фиг.1) содержит вход

1 мантиссы, вход 2 порядка, первый и второй регистры 3 и 4„ первый блок памяти 5, схему 6 формирования признака, элемент ИЗИ 7,, блок 8 управ- 2п ления, выход 9 признака переполнения, выход 10 готовности данных, первый коммутатор 11, регистр сдвига 12, первую группу элементов И 13, сумматор 14 порядка, вторую группу элемен-25 тов И 15, первый сумматор 16, элемент И 17, второй блок памяти 18, второй коммутатор 19„ третий регистр .20, множитель 21, третий коммутатор

2?, второй сумматор 23, третью группу элементов И 24, нормализатор 25, пятый и четвертый регистры 26 и 27, выходы мантиссы и порядка 28 и 29.

Схема 6 формирования признака (фиг.2) содержит выход 30 порядка меньше нуля, элемент ИЛИ 31, элемен- 3 ты И 32 и 33, вход 34 знака, выход

35 нормального порядка, выход 36 максимального порядка, Коммутатор 11 (фиг.3) содержит элементы И.- ИЛИ 37 и выход 38 комму40 татора. мент И 17, второй блок памяти 18, второй коммутатор 19, третий регистр

20, множитель 21, третий коммутатор

22, второй сумматор 23, третью группу элементов И 24, нормализатор 25, пятый и четвертый регистры 26 и 27, выходы мантиссы и порядка 28 и 29.

6 ил.

Нормализатор 25 (фиг ° 4) содержит элемент И 39, сдвигатель 40, первый, второй, третий.и четвертый выходы

41-44 нормализатора.

Сумматор 14 .порядка (фиг.5) содержит сумматор 45, элемент ИЛИ 46, вход 47 сумматора, выход 48 сумматора.

Блок 8 управления (фиг.6) содержит триггер 49, элемент И 50, счетчик 51, блок памяти 52, вход запуска 53, тактовый вход 54, входы управления 55, выходы управления 56. -х

Функция е вычисляется следующим образом.

Если порядок О» Пх 6 Пх и макс мантисса Мх -О, то мантисса Мх делится на две части: старшую Мх ст длиной не менее 7 значащих разрядов и младшую Мх „, остальные разряды.

Приближенно вычисляется порядок искомой функции Пе из выражения х 1 Рх в

Пе = (Мх„ 2 ). Формирование х

Пе производится в блоке 5 памяти.

Вычисляется приведенное значение аргумента по алгоритму.

У = Мх 2 - Пе 1n2 = (Мх х

Пх ст х 2" - Пе 1п2) + Мхм„2

В каждый отдельный момент времени из ПЗУ 5 считывается сразу три величины. По первому выходу считывается х порядок функций е „ на втором разность у и на третьем -. признак пере- полнения. Вся эта информация появляется сразу, как только подается адрес на адресные входы. Смена информации осуществляется сменой адреса.

Следовательно, управления ПЗУ не требуется. Управление выходной инфор1465884 мацией осуществляется с помощью элемента И (13, 15, 17). Поэтому из коммутаторов 19 и 22 схема работает как комбинационная. После занесения аргумента в регистр 3 (мантисса) и регистр 4 (порядок) съема начинает ра= ботать. Адрес ПЗУ 5 готов и осуществляется считывание. Признак Iipi к этому времени тоже готов (схема 6 10 комбинационная): На сумматоре 16 формируется адрес для блока 18. Соответственно в них начинает ..считываться новая информация. Время от занесения аргумента до появления информации на выходах блока 18 определяется как время переходного процесса в схеме.

После окончания переходного про- цесса схема управления может начинать о вырабатывать сигналы управления (А, С1-C6).

Поэтому для работы блока 5 не требуется специального набора сигналов.

Величина Мх выделяется комму1Ч татором 11. Умножение Мх „„ 2х производится в регистре 12 сдвига. Сложе,ние 7 = (Nx 2 " — Пе" ln2) + Мх „ х

ll с м х 2 " ) производится в сумматоре 16.

Приведенное значение аргумента Y лежит в пределах -1 « Y « 1. Далее отыскивается значение е" с помощью блока

18 памяти, коммутаторов 19 и 22, множителя 21, сумматора 23, регистра 20. Полученная велииина лежит в пределах ю

«е «3 поэтому с помощью нормали4 затора 25 и сумматора 14 производится

Р 2 11е" ее нормализация е = 2 е ° х

Если Пх « О, вычисление е произ- 40 водится обычным способом. Отыскивается естественная фррма Х. Младшие разряды Мх, выходящие эа пределы раз-. рядной сети отбрасываются и .аналогично функции е" вычисляется е . 45 л

Рассмотрим реализацию этого алгоритма в устройстве. Со входа 1 в регистр 3 записывается мантисса Мх, со входа 2 в регистр 4 — порядок Пх. Порядок Пх поступает на входы схемы 6, 5р формирующей признаки:

Пп = 1, если Пх Пх„ „

Пр1 = 1, если О и Пх Пх„„„

Пр2 =. 1, если Пх О.

Три младших разряда (если Пх „

7) Пх и Мх со знаком поступают на входы блока 5 памяти. Пусть Пп = О, Пр1 = 1, Пр2 О, тогда на выходе группы элементов И, сформируется х

Пе, на выходах группы элементов И пх 1% сформируется Мх 2 — Пе 1п 2, на выходе элемента И 17 — признак переполнения ° Коммутатор 11 не пропустит на регистр сдвига 12Mx . В регистре

cT

12 сдвига сформируется величина Мх х

lilt мл х 2 . В сумматоре 16 сформируется приведенный аргумент У. Разряды сумматора 16 разделены на две равные части. Старшая часть разбита на равные группы Yi, Y2, Y3... Младшая часть полностью поступает на коммутатор 22. Группа У; со знаком Y поступает на i-ое ПЗУ блока 18 памяти, формирующее значение е " . Величина

e> поступает на коммутатор 19. Величины е, е, ... — на коммутатор и

22. В первом цикле коммутатор 19 выбирает е,: коммутатор 22 выбирает е" . Величины е, е перемножаются в множителе 21, проходят через сумматор 23, не меняясь (сигнал 05 = О), и записываются в регистр 20. Во втором цикле коммутатор 19 выбирает содержимое регистра 20 (е" е" ), коммутатор 22 -е" . Они апять перемножаются и в регистр 20 записывается

М1 иа 93 е, е .е . Аналогичным образом содержимое регистра 20 домножается на е ", е, .... По завершении отработЧ ф5 ки последней группы старшей части Y коммутатор t9 вновь выбирает содержимое регистра 20 (e" . e"" . е . е "4...).

Коммутатор 22 выбирает младшие разряды У„ . В множителе 21 формируется произведение (е е .е е"+...) х х У« . Сигнал 05 теперь равен 1. Поэтому в сумматоре 23 формируется сумма (е" ° е" е" ...) + (е", е е ) х х Y„„= (е ° е е " ) (1 + 7„,„)

+ Ч +.„ ма с точностью до,мпадшего разряда.

Если Пх «О, Пр1 = О, Пр2

Группы элементов И 13, 15, элемент

И 17 закрыты. Коммутатор 11 пропускает на регистр 12 сдвига Мх, . В регистре 12 сдвига формируется X в естественной форме и последний поступает в сумматор 16. На второй вход сумматора 16 поступает ноль. Так же, как и в предыдушем случае в регистl 1 ре 20 формируется е . Величина е лежит в пределах

О, 6 с . е "с . 1, 7

С помощью нормалиэатора 25 и сумматора 14 е нормализуется, мантисХ

1465884

Формула изобретения

Устройство для вычисления экспоненциальной функции, содержащее первый и второй регистры, первый и второй сумматоры, первый блок памяти, регистр сдвига, коммутатор и элемент

И, причем выходы младших разрядов первого регистра. соединены с первым информационным входом регистра сдвига, второй информационный вход которого соединен с выходом первого комму татора, выход регистра сдвига соеди( нен с входом первого слагаемого перого сумматора, о т л и ч а ю щ е ея тем, что, с целью расширения дипазона вычисления экспоненциальной ункции, в него введены регистры с ретьего по пятый, второй блок памяи, второй и третий коммутаторы, мнотель, сумматор порядка, нормализаор, блок управления, схема формиро" ания признаков, .группы элементов И первой по третью и элемент ИЛИ, ричем вход .мантиссы устройства соеинеи с информационным входом первоо регистра, выход знакового разряда оторого соединен с входом первого оля адресного входа первого блока памяти и информационными. входами перого коммутатора, выход знакового азряда первого регистра соединен с первым входом схемы формирования при" иаков, первый выход которого соеди-.. г ен с первым входом .,элемента ИЛИ, г ыход которого соединен с входом признака переполнения блока управления выходом признака переполнения уст ойства, выход знакового разряда второго регистра соединен с вторым вхоДом схемы формирования признака, перВым управляющим входом регистра сдвиг>а, выходы младших разрядов .второго регистра соединены с входом второго

Поля адресного входа первого блока памяти, третьим входом схемы формирования признака, с вторым управляюп им входом регистра сдвига, второй

Выход схемы формирования признака соединен с входом первого признака блока управления, первым управляющим

30

5 са Ме" записывается в регистр 26

Х

9 порядок Пе — в регистр 27. входом первого коммутатора, управляющими входами элементов И первой и второй групп и управляющим входом элемента И, третий выход схемы формирования признаков соединен с входом второго признака блока управления и вторым управляющим входом первого коммутатора, выход порядка функции е первого блока памяти соединен с ин- формационным входом сумматора порядка, выход которого соединен с информационным входом четвертого регистра, выход которого соединен с выходом поМ рядка функции е устройства, выход разности первого блока памяти соединен с входом второго слагаемого первого сумматора, выходы знака и старших разрядов которого соединены с адресным входом второго блока памяти, выход старших разрядов которого соединен с первым информационным входом второго коммутатора, выход которого соединен с первым информационным вхо2б дом множителя, выход которого соединен с входом первого слагаемого второго сумматора, выход которого соединен с входом третьего регистра, выход которогб соединен с входом нормализатора, входом элементов И третьей группы и вторым информационным вкодом второго коммутатора, выходы младших разрядов второго блока памяти соединены с первым информационным входом третьего коммутатора, второй информационный

35 вход которого соединен с выходом знака первого сумматора, выходьг младших разрядов которого соединены с третьим информационным входом третьего комму40 татора, выход которого соединен с вторым информационным входом множителя, выход нормалиэатора соединен с информационным входом пятого регистра, выход которого соединен с выходом мантиссы устройства, выходы с. первого по восьмой блока управления соединены соответственно с управляющими входами третьего коммутатора, множителя, третьего, четвертого и пятого регистров, элементов И третьей группы, второго коммутатора и выходом готовности результата устройства, выход переполнения первого блока памяти соединен с входом элемента И, выход которсго соединен с вторым входом

55 элемента ЕЛИ.

l465S84

1465884

Составитель А.Шуляпов

Техред А; Кравчук Корректор М.Демчик

Редактор И,Сегляник

Заказ 948/50

Тираж 667

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская в,аб., д. 4/5

Производственно-издательский комбинат " Патент", r . Ужгород, ул. Гагарина, 101