Устройство для отладки программ

 

Изобретение относится к вычислительной технике и предназначено для ввода и отладки программ в цифровой вычислительной системе. Цель изобретения - расширение области применения устройства. Устройство содержит дешифратор 1 адреса, узел 2 ввода-вывода, узел 3 захвата, узел 4 согласования шин, узел 5 останова. Использование управляющей микроЭВМ позволяет пользователю расширять набор отладочнЬ1Х функций, задавая в формате одного командного слова несколько отладочных режимов. 8 ил. (С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 15Р 4 G 06 F 11/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4200860/24-24 (22) 24.02.87 (46) 23.09.88. Бюл. №- 35 (72) А.Н.Тетенькин (53) 681.3(088.8) (56) Авторское свидетельство СССР

¹ 1100627, кл. С 06 F 11/26, 1984.

Авторское свидетельство СССР № 1223236, кл. G 06 F 11/28, 1986. (54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ЛРОГРАМИ (57) Изобретение относится к вычислительной технике и предназначено для ввода и отладки программ в цифровой вычислительной системе. Цель изобретения — расширение области применения устройства, Устройство содержит дешифратор 1 адреса, узел 2 ввода-вывода, узел 3 захвата, узел

4 согласования шин, узел 5 останова.

Использование управляющей микроЭВИ позволяет пользователю расширять набор отладочных функций, задавая в формате одного командного слова несколько отладочных режимов. 8 ил.

1425685

Изобретение относится к вычислительной технике и предназначено для вводя и отладки программ в цифровой вычислительной системе реализованФ

5 ной на базе микропроцессоров (МП) и имеющей магистральную структуру.

Цель изобретения — расширение области применения устройства.

Запуск отлаживаемой программы с определенного адреса, а также чтение и модификация содержимого внутрен-! них регистров MI-процессора отлажи-! ваемой вычислительной системы (ОВС)

: осуществляются в предлагаемом уст, ройстве методом имитации памяти, при этом в шину управления интерфейса процессора ОВС из узла программируемого ввода-вывода (ПВВ) формируются управляющие сигналы, осуществляющие 20 логическое отключение памяти и портов ввода-вывода процессора ОВС от внутреннего интерфейса, кроме того,,, осуществляется подмена их портом ввода-вывода данных узла ПВВ, Управляющая микроЭВМ вводит в порт ввода вывода данных узла ПВВ коды команд

: и операндов и, формируя из узла сог-, .ласования шин сигнал приемопередачи, :(ППЛ), имитирует работу памяти и, портов ввода-вывода процессора ОВС, при этом МП-процессора ОВС, выполняя, эти команды, осуществляет различные отладочные процедуры: переход к от-! лаживаемой программе по определенно- 35 .му адресу, ввод или вывод содержи-. мого своих внутренних регистров и т.п. Трансляция данных между портом ввода-вывода данных узла ПВВ и шиной данных интерфейса процессора

ОВС в данном режиме осуществляется через узел согласования шин при наличии сигналов Вву BbIBу Счту ЗПС шины управления интерфейса процессора ОВС, Окончание трансляции данных через узел согласования шин определяется моментом. окончания сигналов

ВВ, ВЫВ, СЧТ, ЗПС шины управления процессора ОВС, а не моментом окончания определенного временного интервала от начала трансляции данных,что

50 обеспечивает более надбжную работу

MII-процессора ОВС. Таким образом, введение дополнительных признаков позволяет получить положительный эффект и удовлетворяет критерию су55 щественных отличий.

На фиг. 1 представлена структурная схема устройства для отладки программ; на фиг, 2 — функциональная схема дешифратора адреса; на фиг. 3— функциональная схема узла ввода-вывода; на фиг. 4 — функциональная схема узла захвата; на фиг. 5 — временная диаграмма работы узла захвата; на фиг, 6 — функциональная схема узла согласования шин;на фиг.7 функциональная схема узла останова; на фиг. 8 — структурная схема отладочного комплекса.

Устройство для отладки программ (фиг. 1) содержит дешифратор 1 адреса, узел 2 ввода-вывода, .узел 3 захвата, узел 4 согласования шин, узел

5 останова, шины адреса 6 и управления 7, входную шину 8 данных, третью группу входов 9 узла ввода-вывода, шины адреса 10, данных 11, управления 12 узла согласования шин, вход

13 режима захвата, вход 14 выбора шинного формирователя, вход 15 режима останова, выход 16 подтверждения режима захвата узла захвата, выход l7 подтверждения передачи данных узла согласования шин„ выход 18 подтверждения останова узла останова, выходные шины адреса 19, данных 20, управления 21 устройства.

Дешифратор 1 адреса предназначен для идентификации портов ввода-вывода устройства для отладки программ в адресном пространстве управляющей микроЭВМ и содержит (фиг. 2) элемент

22 постоянной памяти и элемент 23 задержки. Элемент 22 осуществляет дешифрацию сигналов адреса шины 6 при наличии сигналов ВВ или ВЫВ шины

7 управления и формирует индивидуальные сигналы выборок (BBi-ВБЗ) на вход

9 и сигнал ППД который, проходя че1 рез элемент 23 задержки, поступает в шину 7 управления.

Узел 2 ввода-вывода предназначен для хранения информации, управляющей функционированием узлов захвата 3, согласования шин 4, и останова 5 при реализации отладочных режимов, а также для формирования сигналов запрета

ОЗУ (ЗАПР1), запрета ПЗУ (ЗАПР2), сброса (СБР) шины 21 управления .

Узел 2 содержит (фиг. 3) элементы 2426 параллельного интерфейса, каждый из которых содержит два восьмиразрядных и два четырехразрядных порта ввода-вывода, каждый из которых может быть запрограммирован либо на ввод, либо на вывод информации.

14256

Узел 3 захвата предназначен для реализации процедуры передачи управления шинами адреса 19, данных 20, управления 21 от процессора ОВС устройству для отладки программ. Узел 3 захвата (фиг. 4) содержит триггер 27 запроса захвата, триггер 28 подтверждения захвата, генератор 29, элемент

И 30, выход 31 запроса захвата, вход 10

32 подтвержления захвата (ПЦТ) шины

21 управления, выход 16 подтверждения режима захвата.

Узел 4 согласования шин предназначен для коммутации сигналов двунап- 15 равленных внутренних шин адреса 10, данных 11, управления 12 и соответствующих сигналов двуйаправленных шин адреса 19, данных 20, управления

21, а .также для формирования сигнала 2п

ППД в режиме имитации. Узел 4 (фиг. 6) содержит двунаправленные шинные формирователи (ШФ) данных 33, адреса 34, управления 35, триггер 36 подтверждения передачи данных,триг- 25 гер 37 выбора ШФ 33 данных, элемент

ИЛИ 38, входы 39-41 направления пе-. редачи данных, вход 42 выбора ШФ 34 и 35, вход 43 выбора ШФ 33, вход. 44 стробирования триггеров 36 и 37. 30 . Узел 5 останова предназначен для останова работы процессора ОВС по одному из предварительно заданных адресов останова и условию обмена и ,содержит (фиг.7) элемент ОЗУ 45 сравнения,мультиплексор 46 условий обмена, триггер 47 режима, триггер 48 останова, формирователь 49 короткого импульса, элемент И 50, вход 51 записи и вход 52 выбора ОЗУ 45 сравнения, 4р вход 53 выбора мультиплексора 46, группу входов 54 выбора информационного входа мультиплексора 46, входы

55 и 56 задания режима, вход 57 отмены режима останова. выход 58 оста- 45 нова работы процессора ОВС. На фиг.8 отмечены устройство 59 для отладки программ, микроЭВМ 60, ОВС 61, МП 62, память 63, консоль 64, накопитель 65 на гибких магнитных дисках (НГМД), печать 66, MII 67 ОВС, память 68 ОВС, порты 69 .ввода-вывода.

Устройство работает следующим

/ образом.

Все отладочные процедуры, реализуемые устройством 59 для отладки программ, осуществляют под управлением программы, загружаемой в память

63 с НПЯ 65 и выполняемой МП 62 мик85

4 роЭВМ 60. НПЯ 65 может быть использован также для хранения отлаживаемых программ и промежуточных результатов отладки. Консоль 64 предназна-. чена для ввбда пользователем командных слов, управляющих работой микроЭВМ 60 и устройства 59 для отладки программ, а также для ввода сообщений, формируемых в процессе отладки.

Протокол отладки может быть выведен на печать 66.

Устройство для отладки программ имеет режимы автонома, управления, захвата, останова, имитации, В режиме автонома управляющая микроЭВМ, настраивая порты узла 2, устанавливает узлы захвата 3, согласования шин 4 и останова 5 в исходное состояние, при этом отменяются все ранее введенные отладочные режимы, . устройство для отладки программ логически отключается от шин адреса 19, данных 20, управления 21 и не влияет на работу процессора ОВС.

В режиме управления управляющая микроЭВМ, осуществляя ввод информации в порт D5 узла 2 имеет возможность формировать в шину 21 .управления сигналы СБР, ЗАПР1, ЗАПР2, которые осуществляют начальную установку узлов процессора 0ВС (СБР), логическое отключение от интерфейса процессора

ОВС компонентов ОЗУ (ЗАЛР1), компонентов ПЗУ (ЗАПР2), входящих в состав памяти 68 процессора ОВС (фиг.8), логическое отключение от интерфейса процессора ОВС портов 69 ввода-вывода (ЗАПР2) .

В режиме захвата устройство 59 для отладки программ (фиг. 8) представляет пользователю возможность обмена данными между памятью 63 универсальной микроЭВМ 60 с одной стороны, памятью 68 и портами 69 ввода-вывода процессора ОВС с другой стороны, а также осуществлять чтение и модификацию памяти 68 и портов ввода-вывода 69 в режиме прямого доступа.

Ввод режима захвата инициируется сигналом порта П7 на выходе 13 узла

2 ПВВ (фиг. 3). Вход в режим захвата подтверждается сигналом на выходе 16 узла 3 захвата, после .чего микроЭВМ настраивает ШФ 34 и 35 узла

4 согласования шин (фиг. 6) и порты

D1, D2 ПВВ (фиг. 3) . на вывод адреса и вводит в них информацию адреса

1425685 управления, которая поступает соответственно на шины адреса 10 и 19 и управления 12и 21.Вэависимости от направления передачи данных Illa 33 узла

4 согласования шин и порт РЗ данных

5 узла 2 ПВВ настраиваются либо на ввод,, либо на вывод информации. Память 68

,или порты 69 ввода-вывода процессора ; ОВС в ответ на обращение формируют, :сигнал ППД, который с шины 21 управления через узел 4 согласования шин поступает на вход 17 порта D4 узла 2, 1 В ответ на сигнал ППД управляющая микроЭВМ отменяет управляющую инфор,мацию в порте Р2 узла 2, что вызывает отмену сигнала ППД и завершает цикл обмена. При. отмене режима захвата сначала осуществляется отключение

ШФ 33-35 узла 4 согласования шин, а затем отменяется сигнал ввода режима захвата на выходе 13 узла 2, В режим останова устройство для отладки программ предоставляет пользователю осуществлять останов работы процессора ОВС по условию обмена и !

1 адресам останова а также по совпадеЭ нию условия и адреса останова, указанных в формате командного слова, вводимого с консоли 64 управляющей, микроЭВМ (фиг. 8). Число задаваемых адресов останова не ограничивается.В .качестве условия обмена могут быть

, использованы следующие сигналы шины 21 управления интерфейса процессора ОВС: ВВ, BblB, СЧТ, ЗПС, формируемые

МП 67 при обращении к памяти 68 и портам 69 ввода-вывода; ШАГ, формируемый в каждом цикле выбора инструкции команды", ПДТ, формируемый при реализации процедур прямого доступа в интерфейсе процессора ОВС. Реализация режима начинается с настройки управляющей микроЭВМ 60, узла 5 останова через узел 2, для этого предваритель-„5 но отключаются ШФ 33-35 узла 4 ссгласования шин. Если в формате к6мандного слова, вводимого с консоли 64 микроЭВМ, указаны адреса точек останова, то порты D1 и РЗ узла 3 настраиваются HG вывод и микроЭВМ, вводя

50 в них информацию об адресах, данных и используя порт Р6 узла 2, осуществляет запись в ОЗУ 45 сравнения сначала логических нулей по всем адресам, а затем по адресам, указанным в формате командного слова, — логических единиц, после чего ОЗУ, порт

Р6 узла 2, мультиплексор 46 настраиваются на выбор условия обмена, указанного в формате командного слова.

Затем порты D1-РЗ узла 2 и ШФ 33-35 узла 4 согласования шин настраиваются на ввод, при этом в шины адреса

10, данных 11, управления 12 транс- . лируются соответствующие сигналы шин адреса 19, данных 20, управления

21. Далее управляющая микроЭВМ 60 через порт Р6 узла 2, устанавливая в соответствующее состояние триггеры

47 режима узла 5 останова, осуществляет ввод режима останова и приступает к анализу сигнала подтверждения режима останова на выходе 18 узла 5 останова, формируемого при совпадении кода адреса на шине 19 адреса и условия обмена на шине 21 управления с заданными в формате командного слова. При подтверждении режима остакова на консоль 64 микроЭВМ выводится сообщение, содержащее информацию о состоянии шин адреса 19, данных 20, управления 21 и интерфейса ОВС ° Далее пользователь с консоли 64 микроЭВМ вводит командное слово, управляющее либо переходом к новой, следующей точке останова в режиме останова, либо завершением режима останова. Для перехода к следующей точке останова микроЭВМ через порт Р6 узла 2 осуществляет либо отключение, либо выбор ОЗУ 45 сравнения, настраивает мультиплексор 46 на выбор условия обмена в соответствии с параметрами командного слова, устанавливает триггер 38 останова в состояние "0", при этом возобновляется работа процессора ОВС по выполняемой программе. При отмене режима останова микроЭВМ через порт

D7 узла 2 отключает ШФ 33-35 узла 4 согласования шин, а через порт Р6 узла 2 устанавливает триггеры 48 и

47 в состояние 0".

В режиме имитации устройство для отладки программ предоставляет пользователю возможность осуществлять запуск работы процессора ОВС с любого адреса, а также производить чтение и модификацию содержимого внутренних регистров МП 67 процессора ОВС. При реализации данного режима память 68 и порты 69 ввода-вывода процессора

ОВС подменяются портом ввода-вывода

РЗ узла 2 устройства для отладки программ, через который управляющая микроЭВМ 60 обеспечивает выполнение

1425685

MI 67 процессора ОВС команд и программ, записанных в памяти 63 микроЭВМ, которыми могут быть, например, команда безусловного перехода по адресу, программа вывода содержимого внутренних регистров MII 67 и т,п, Для реализации режима имитации управляющая микроЭВМ сначала вводит режим останова с остановом работы процессо- 10 ра ОВС в цикле считывания инструкции очередной команды. Далее через порт D5 узла 2 (фиг. 3) в шину 21 управления формируются .сигналы ЗАПР1 и ЗАПР2, при этом память 68 и порты

69 ввода-вывода процессора ОВС логически отключаются от интерфейса процессора OBC и не формируют при обращении к ним сигнал ШЩ в шину 21 управления. 20

Затем порты D1 и D2 узла 2 и ШФ

34 и 35 узла 4 согласования шин настраиваются на ввод информации в порт

D3 узла 2 и ШФ 33 узла 4, в зависимости от управляющего сигнала ВВ, 25

ВЫВ, СЧТ, ЗПС шины 21 управления настраиваются либо на ввод, либо на вывод информации, Далее через порт

D7 узла 2 триггеры 36 и 37 узла 4 согласования шин устанавливаются по входу 44 в состояние "О", при этом выбирается ШФ 33, а в шину 21 управления интерфейса процессора ОВС формируется сигнал ППД. Затем узел 5 останова настраивается на останов работы процессора ОВС в следующем цикле и осуществляет пуск работы процессора ОВС сигналом Пуск по входу

57 узла 5 останова (фиг. 7). MII 67 процессора ОВС, получив сигнал ППД, завершает данный цикл работы, прекращая формирование сигналов ВВ, ВЫВ, СЧТ, ЗПС в шину 21 управления, при этом триггеры 36 и 37 узла 4 согласования шин устанавливаются в состоя- 45 ние " 1", отключается ШФ 33 и прекращается формирование сигнала ППД.

В следующем цикле узел 5 останова вновь останавливает работу процессора, ОВС и, если выполнение имитируе50 мой команды или программы не завершено, осуществляется переход к очередной настройке порта D3 узла 2 и

ШФ 33 узла 4 согласования шин. При отмене режима имитации микроЭВМ снимает сигналы ЗАПР1, ЗАПР2 шины 21 управления, отключает ШФ 33-35 узла

4 согласования шин, отменяет режим останона, а процессор ОВС переходит к выполнению отлаживаемой программы, находящейся в памяти 68 процессора

ОБС.

Формула и э о б р е т е н и я

Устройство для отладки программ, содержащее дешифратор адреса и узел ввода-вывода, причем первые и вторые группы информационных входов дешифратора адреса и узла ввода-вывода подключены соответственно к шинам адреса и управления устройства для подключения к одноименным шинам управляющей ЭВМ, третья группа информационных входов-выходов узла вводавывода подключена к шине данных устройства для подключения к шине данных управляющей ЭВМ, четвертая группа информационных входов узла ввода-вывода подключена к группе выходов дешифратора адреса, о т л и— ч а ю щ е е с я тем, что, с целью расширения области применения, устройство содержит узел захвата, узел согласования шин и узел останова, причем выход задания режима захвата узла ввода-вывода подключен к входу задания режима захвата, выход подтверждения захвата которого соединен с соответствующим входом узла вводавывода, шины адреса данных и управления узла ввода-вывода подключены к соответствующим шинам узлов согласования шин и останова, выход подтверждения передачи данных узла согласования шин соединен с одноименным входом узла ввода-вывода, шина выбо- ° ра шинного формирователя узла согласования шин подключена к одноименной шине узла ввода-вывода, группа входов задания режима останова узла останова подключена к группе выходов задания режима узла ввода-вывода, выход подтверждения останова узла останова подключен к соответствующему входу узла ввода-вывода, шины адреса и данных узла согласования шин являются двунаправленными шинами устройства для подключения к соответствующим шинам отладочной системы, шины управления узла захвата, узла согласования шин, узла останова и узла ввода-вывода образуют двунаправленную шину устройства для подключения к шине управления отладочной системы.

1425685

l 4?5б85

13

З2

Фи,б

1425685

Составитель И.Сафронова

Техред А.Кравчук Корректор В.Бутяга

Редактор И. Шулла

Тираж 704 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,, Раушская наб., д. 4/5

Заказ 4771/47

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4

Устройство для отладки программ Устройство для отладки программ Устройство для отладки программ Устройство для отладки программ Устройство для отладки программ Устройство для отладки программ Устройство для отладки программ Устройство для отладки программ 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано как в специализированных, так и в универсальных ЭВМ

Изобретение относится к авто- .матике и вьиислительной технике и может быть использовано при отладке средств вычислительной техники

Изобретение относится к вычис лительной технике и может быть использовано для построения устройств контроля программ микропроцессорных средств

Изобретение относится к вычислительной технике и может бытк использовано в устройствах отладки программ , устройствах управления ходом выполнения программ и устройствах контроля правильности выполнения программ ЦВМ

Изобретение относится к области вычислительной техники и может быть использовано в цифровых системах реального времени

Изобретение относится к вычислительной технике и может быть ис пользовано в ЭВМ для контроля правильности выполнения программ

Изобретение относится к вычислительной технике и может быть использовано при отладке пpoгpa м специализированных систем реального времени

Изобретение относится к цифровой вычислительной технике и может быть использовано при разработке и отладке устройств с микропрограммным управлением

Изобретение относится к вычислительной технике и может быть использовано для тестового контроля исправности процессоров цифровых ЭВМ, имеющих встроенные средства аппаратного контроля

Изобретение относится к вычислительной технике и может быть использовано для оптимизации системы команд ЭВМ с целью сокращения обьема занимаемой памяти и времени выполнения программ Целью изобретения является расширение области применения устройства за счет измерения частоты поя вления одного сочетания следующих одна за другой команд для последующего определения целесообразности создания одной команды, способной заменить эту группу команд

Изобретение относится к вычислительной технике, а именно к устройствам для контроля и отладки цифровых управляющих систем, и может быть использовано для имитации функционирования объекта управления, в частности корабельного оружия

Изобретение относится к компьютерным технологиям, в частности к системам и способам формирования дамп файла при возникновении сбоя в работе программы (аварийном завершении программы) в вычислительных системах с ограниченными ресурсами

Изобретение относится к системе с многоядерным центральным процессором, в частности к способу устранения исключительной ситуации в многоядерной системе

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих вычислительных машин (УВМ), нечувствительных к сбоям программ

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ), например в системах управления газотурбинного двигателя

Изобретение относится к вычислительной технике и предназначено для автоматизированной отладки программного обеспечения мультимашинных систем, работающих в реальном масштабе времени и имеющих общую память

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ)

Изобретение относится к вычислительной технике и может быть использовано для выявления циклических процессов анализируемой программы, регистрации их параметров и хранения регистрируемой информации в блоке памяти с последующей выдачей по запросу
Наверх