Запоминающее устройство с обнаружением ошибок

 

Изобретение относится к вычислительной технике.и может быть использовано при.построении запоминающих устройств с повьшенной достоверностью. Цель изобретения - повьппение достоверности функционирования устройства путем контроля соответствия порядка считывания информации из устройства порядку ее записи. Информация, поступающая в блок 4 памяти, имеет информаилонные и контрольные разряды. Информационные разряды вычисляются .суммированием по модулю два (i-l)ro и i-ro слов, поступающих на информационный вход блока 4, первым блоком 2 сумматоров по модулю два. Контрольные разряды информационного сло ва, поступающего в блок 4, вычисляются первым блоком 3 свертки по модулю . При считывании восстановленное информационное слово получают суммированием по модулю два (i-l)-ro и i-ro слов с выхода блока 4 вторым блоком 6 сумматоров по модулю два. Контрольные разряды восстановленного информационного слова вычисляются вторым блоком 7 свертки по модулю, которые сравниваются с контрольными раз-, рядами с выхода блока 4 блоком 8 сравнения. Устройство содержит также входной регистр 1, элемент 9 задерж ки и выходной регистр 10. 1 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 С 11 C 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

f8

TIj

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4243484/24-24 (22) 19.02.87 (46) 23.09.88. Бил. 11р 35 (71) Одесский политехнический институт (72) В.Н.Лацин, А.В.Дрозд, Е.Л.Полин, Е.А.Чудненко и Н.Г.Романова (53) 681.327 (088.8) (56) Авторское свидетельство СССР

11р 955197р кл. G ll С 29/00, 1981.

Авторское свидетельство СССР

У )164791, кл. С 11 С 29/00, 1984. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ ОШИБОК (57) Изобретение относится к вычислительной технике.и может быть использовано при.построении запоминающих устройств с повьппенной достоверностью.

Цель изобретения — повьппение достоверности функционирования устройства путем контроля соответствия порядка считывания информации иэ устрой11

„„SU„„1425790 А1 ства порядку ее записи. Информация, поступающая в блок 4 памяти, имеет информационные и контрольные разряды.

Информационные разряды вычисляются .суммированием по модулю два (i-1)-го и i-го слов, поступающих на информационный вход блока 4, первым блоком

2 сумматоров по модулю два. Контрольные разряды информационного слова, поступающего в блок 4, вычисляются первым блоком 3 свертки по модулю. При считывании восстановленное информационное слово получают суммированием по модулю два (i-1)-го и

i-го слов с выхода блока 4 вторым блоком 6 сумматоров по модулю два.

Контрольные разряды восстановленного ивформаииоииого слова вычисляются вто- Q) рым блоком 7 свертки по модулю, которые сравниваются с контрольными раз-. рядами с выхода блока 4 блоком 8 сравнения. Устройство содержит также входной регистр 1, элемент 9 задержки и выходной регистр 10. 1 ил.

1425790

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств с пбвышенной достовер5 ностью.

Целью изобретения является повышение достоверности функционирования устройства путем контроля соответствия порядка считывания информации из устройства порядку ее записи.

На чертеже изображена структурная схема запоминающего устройства с обнаружением ошибок.

Устройство содержит входной регистр 1, первый блок 2 сумматоров по модулю два, первый блок 3 свертки по модулю, блок 4 памяти, буферный регистр 5, второй блок 6 сумматоров по модулю два, второй блок 7 свертки по модулю, блок 8 сравнения, элемент 9 задержки, выходной регистр

10, вход 11 чтения, адресный вход

12, вход 13 записи, информационный вход 14,,информационный выход 15, 25 выход 16 "Недостоверная информация".

Устройство работает следующим образом.

В начальный момент времени происходит обнуление регистров 1,5 и 30

10. В режиме записи на адресном входе 12 устройства выставляется адрес, а на информационном входе 14 устрой-! ства — первое слово массива. Запись

1 происходит следующим образом: поскольку состояние входного регистра

1 меняется по заднему фронту импульса на входе 13, то на выходы блока. 2 поступают информация предыдущего цикла записи (i-1) слова (с выхода вход40 ного регистра 1) и i-e слово, которое еще не принято во входной регистр 1 и которое должно быть записано в блок 4 в данном цикле записи.

Таким образом, в каждом цикле записи на информационный вход блока 4 поступает сумма по модулю два предыдущего (i-1)- записываемого слова и

i-го слова, записываемого в данном цикле. Первый блок 3 осуществляет вычисление контрольных разрядов для слова, записываемого в данном i-м цикле в блок 4, В режиме чтения на адресном входе 12 устройства выставляется адрес. С некоторой задержкой (по отношению к переднему фронту

55 сигнала чтения ) на выходе контрольных разрядов блока 4 появляются контрольные разряды считываемого слова, а на информационном выходе — само слово, которое поступает на один из входов блока 6, на другой вход которого поступает (i"1)-е слово иэ буферного регистра 5. Восстановленное информаци— онное слово с выхода блока 6 поступает на информационный вход выходного регистра 10, на вход контрольных разрядов которого поступает информация, полученная блоком 8 сравнения, Блок 8 сравнения осуществляет сравнение контрольных разрядов с выхода блока 4 с контрольными разрядами, вычисленными вторым блоком ? свертки по модулю, для восстановленного информационного слова. В выходной регистр

10 будет принято восстановленное информационное слово и результат сравнения контрольных разрядов (сигнал ошибки), В случае, если последовательность считываемого массива информации не нарушается (т,е. соответствует порядку записи ее в блок 4) и блок 4 работает безотказно, контрольные разряды на входах блока 8 сравнения будут равны.

При этом на выходе блока 8 сравнения появляется логический "0, который поступает на вход контрольных разрядов выходного регистра 10 ° При считывании на выходах выходного регистра 10 появляются: на выходе 15 устройства восстановленное информационное слово, на выходе 16 — логический "0", который свидетельствует о том, что порядок считывания информации иэ устройства соответствует порядку ее. записи в блок 4 и не про" исходит искажение информационных слов в процессе хранения.

Если последовательность считывания информации не соответствует порядку зе записи при безотказной работе блока 4 или, наоборот, последовательность считывания информации из устройства соответствует порядку записи ее в блок 4, а в ячейках блока 4 происходит сбой, то контроль-. ные разряды на входе блока 8 сравнения не будут равны. Иа выходе блока 8 сравнения тогда появляется сигнал логической "I". Этот сигнал, пройдя через выходной регистр 10 на выход 16, свидетельствует о том, что ! порядок считывания информации иэ устройства не соответствует порядку ее записи в устройство или происходит

1425790 искажение информации в процессе храйения в блоке 4 памяти.

Составитель В.Рудаков

Редактор Г.Волкова Техред М.Ходанич Корректор О.Кравцова

Заказ 4780/53 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Формула изобретения

Запоминающее устройство с обнаружением ошибок, содержащее входной регистр, выходной регистр, блок памяти, первый и второй блоки свертки по модулю и блок сравнения, причем информационный вход входного регистра является информационным входом устройства, адресный вход и входы записи и чтения блока памяти являются со- 5 ответственно адресным входом и входами записи и чтения устройства, о т— л и ч а ю щ е е с я тем, что, с целью повышения достоверности функционирования устройства путем конт- 20 роля соответствия порядка считывания информации иэ устройства порядку ее записи, в него введены первый и второй блоки сумматоров по модулю два, буферный регистр и элемент за- 25 держки, причем первый вход первого блока сумматоров по модулю два и, вход первого блока свертки по модулю подключены к информационному входу устройства, вход приема входного ре- З0 гистра соединен с входом записи устройства, выход входного регистра подключен к второму входу первого блока сумматоров по модулю два, выходы первого блока сумматоров по модулю два и первого блока свертки по модулю подключены соответственно к информационному н контрольному входам блока памяти, информационный выход которого соединен с информационным входом буферного регистра и первым входом второго блока сумматоров по модулю два, второй вход которого соединен с выходом буферного регистра, вход приема которого соединен с входом чтения устройства, выходы второго блока сумматоров по модулю два подключены к входам информационных разрядов выходного регистра и входам второго блока свертки по модулю, выход которого соединен с первым входом блока сравнения, второй вход которого подключен к контрольному выходу блока памяти, выход блока сравнения соединен с входом контрольного разряда выходного регистра, вход приема которого подклю1 чен к выходу элемента задержки, вход которого соединен с входом чтения устройства, выходы информационных разрядов и выход контрольного разряда выходного регистра являются соответственно информационными выходами и выходом "Недостоверная информация" устройства.