Четырехвходовый одноразрядный сумматор

 

Изобретение относится к вычислительной технике и предназначено для построения многооперандньгх быстродействующих арифметических устройств. Цель изобретения - упрощение четырехвходового одноразрядного сумматора. Сумматор содержит элементы СЛОЖЕНИЕ ПО МОДУЛЮ 2 1-4 и элементы И 5-8, имеет входы 9-12 и выходы 13-15. Быстродействие сумматора, определяемое глубиной схемы, равно Зс, где Г - задержка на вентиль, а сложность по числу входов логических элементов равна 17. На : входы устройства, подаются двоичные переменные х,, х, х, Xq, а на выходах реализуются логические функции S, Р|, Р, соответствуюрше сигналам суммы, старшего и младшего переносов. I нл. 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК,.ЗК„1429108 А 1 (50 4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ДBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР .ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4195013/24-24 (22) 17.02.87 (46) 07.10.88. Бюл. У 37 (72) Л.Б.Авгуль и В.П.Супрун (53) 681.325 (088 ° 8) . (56) Авторское свидетельство СССР

11 1228099, кл. G 06 F 7/50.

Авторское свидетельство СССР

11 1374216, кл. G 06 F 7/50, 1986. (54) ЧЕТЫРЕХВХОДОВЫЙ ОДНОРАЗРЯДНЫЙ

СУИМАтОР (57) Изобретение относится к вычислительной технике и предназначено для построения миогооперандных быстродей ствующих арифметических устройств.

Цель изобретения — упрощение четырехвходового одноразрядного сумматора.

Сумматор содержит элементы СЛОЖЕНИЕ

ЛО МОДУЛИ 2 1-4 и элементы И 5-8, имеет входы 9-12 и выходы 13-15, Быстродействие сумматора, определяемое глубиной схемы, равно 3,, где — задержка на вентиль, а сложность по числу входов логических элементов равна 17. На входы устройства подаются двоичные переменные х,, х, хз, хч, а на выходах реализуются логические функции S, Р„, Р, соответствующие сигналам суммы, старшего и младшего переносов. 1 ил. 1 табл.

14?9108 х,/9 х /10 х„/1

1 2 3

О О

1 О

1 0

0 О

1 0

0 О

0 О

0 О

0 0

0 0

О О

О

О О

Изобретение относится к вычислиельной технике и предназначено для построения многооперандних бистродей,ствувщих арифметических устройств.

Цель изобретения — упрощение четырехвходового одноразрядного сумматора.

На чертеже представлена функциональная схема четырехвходового одно- 10 разрядного сумматора.

Сумматор содержит четире элемента

СЛОЖЕНИЕ ПО МОДУЛЮ 2 1-4, четыре элемента И 5-8, четыре входа 9-12, выход

13 суммы, выходы 14 и 15 старщего и 15 ,младщего переносов соответственно, 1

Сумматор работает следувщим обра зом.

На входи 9-1? подавтся двоичные переменные х,, х, х „ х соответственно. На выходе 13 реализуется логи

1, ческая функция S=-(x, Ю х ) O+ (х О+

О+ х 1, соответстиувщая сигналу суммы; на выходе 14 — логическая функция 5

Р„ = х, x, x x соответствувщая сигналу старшего переноса, на выходе

15 — логическая функция P< = (х, O+

O+x ) (х С+?х 1 C+ )х х„(+)x х, cc:îò ветствувщая сигналу младщего переноса. 1

3 нач ения ук аз а нных ло гических функций представлены в таблице, Формула изобретения

Четирехвходовий одноразрядный сум35 матор, содержащий первый, второй и третий элементы СЛОЖЕНИЕ ПО МОДУЛЮ 2, первый и второй элементы И, причем первий и второй входы первого элемента СПОЖЕНИЕ ПО МОДУЛЮ 2 соединены соответственно с первым и вторим входами сумматора и первым и вторым входами первого элемента И, а выход соединен с первым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2 и первым входом второго элемента И, выход которого соединен с первым входом третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2, выход которого соединен с выходом младнего переноса сумматора, выход суммы которого соединен с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2, о т л и ч а в шийся тем, что, с цельв упрощения, сумматор содержит третий и четвертый элементы И и четвертый элемент СЛОЖЕНИЕ ПО МОДУЛЮ 2, выход которого соединен с вторыми входами второго элемента СЛОЖЕНИЕ ПО

МОДУЛЮ 2 и второго элемента И, а первый и второй входы соединены соответственно с третьим и четвертым входами сумматора и первым и вторим входами третьего элемента И, виход которого соединен с первым входом четверто-, го элемента И и вторым входом третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2, третий вход которого соединен с выходом первого элемента И и вторым входом четвертого элемента И, выход которого соединен с выходом старщего переноса сумматора.

142Ц108

11рлдолжение таблицы

4 5 6 7

1 О

1 О О 0

0 1

0 0 1

1 0 1

1 О 1 0

Составитель А.Клюев

Техред 1.дидь.—..: Корректор И.Иуска

Редактор В.Бугренкова

3 аказ 5125/45

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Четырехвходовый одноразрядный сумматор Четырехвходовый одноразрядный сумматор Четырехвходовый одноразрядный сумматор 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в устройс-твах цифровой обработки сигналов

Изобретение относится к вычислительной технике и может быть использовано при проектировании цифровых вычислительных комплексов и микросхем

Изобретение относится к области вычислительной техники и может быть использовано в вычислительньк устройствах для одновременного суммирования многих чисел, представленных как в двоичной, так и в двотпю-десятичной системе счисления

Изобретение относится к области вычислительной техники и позволяет повысить надежность путем сообщения устройству свойства отказоустойчивости и повысить достоверность обработки информации путем осуществления контроля правильности выполнения операций

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ и устройствах обработки цифровой информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке универсальных систем обработки цифровой информации, в частности при моделировании работы систем управления подвижными звеньями специализированных роботов-манипуляторов

Изобретение относится к вычислительной технике и позволяет повысить достоверность результатов выполнения операций и надежность путем придания устройству для вычитания свойств самокоррекции и устойчивости к отказам

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх