Устройство для задержки цифровой информации с самоконтролем

 

Изобретение относится к области вычислительной техники и может быть использовано в линиях задержки цифровой информации. Цель изобретения - повышение надежности устройства путем исправления многократных ошибок задерживаемых информационных слов, отстоящих друг от друга не менее чем на m тактов задержки (т - разря ность информационного слова). Устройство содержит регистры 1-3 и 7-10 сдвига, блоки 4,5,11,13 свертки по модулю, блок 6 памяти, блоки 12 и 14 сравне- . ния, регистр 15 сдвига, элементы И 16-19 и элементы НЕРАВНОЗНАЧНОСТЬ 20-23. 1 шт., 1 табл.

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!) 4 С 1! С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ИБj;

24

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4083721/24-24 (22) 22.05.86 (46) 07.10.88. Вюл. 9 37 (72) В.Н.Лацин, Е.Л.Полин, А.В.Дрозд, В.В.Шабадаши В.А.Соколов (53) 681 ° 327 (088.8) (56) Авторское свидетельство СССР !! 1287137, кл. G 06 F 1/04, 1985.

Авторское свидетельство СССР

В 1388956, кл. С 1I С 29/00, 1986. (54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ЦИФРОВОЙ

ИНФОРМАЦИИ С САМОКОНТРОЛЕМ (57) Изобретение относится к области вычислительной техники и может быть

»$0«1428l24 А1 использовано в линиях задержки цифровой информации. Цель изобретения— повышение надежности устройства путем исправления многократных ошибок задерживаемых информационных слов, отстоящих друг от друга не менее чем на ш тактов задержки (ш — разрядность информационного слова) . Устройство содержит регистры 1-3 и 7-10 сдвига, блоки 4,5, 11 13 свертки по модулю, блок 6 памяти, блоки 12 и 14 сравнения, регистр 15 сдвига, элементы И

16-19 и элементы НЕРАВНОЗНАЧНОСТЬ

20-23. 1 ил., 1 табл.

1429174

Изобретение относится к запомина,: ющим устройствам и может быть использовано в линиях задержки цифровой информации.

Цель изобретения — повышение надежности устройства.

На чертеже изображена структурная схема устройства для задержки цифро: вой информации (для ш=4, где m — чис- 10 ло информационных входов устройства).

Устройство содержит первую группу

,регистров 1-3 сдвига (соответственно трех-, двух- и одноразрядного), пер. вый:4 и третий 5 блоки свертки по мо-15

: дулю, блок 6 памяти, вторую группу регистров 7-10 сдвига (соответственно одно-, двух- и трехразрядного), вто, рой блок 11 свертки по модулю, первый блок 12 сравнения, четвертый блок 20

13 свертки по модулю, второй блок 14 сравнения, трехразрядный регистр 15 сдвига, элементы И 16-19 и элементы

НЕРАВНОЗНАЧНОСТЬ 20-23. Устройство имеет управляющий вход 24, вход 25 25 синхронизации, информационные входы

26, вход 27 "Блокировка коррекции", информационные выходы 28, вход 29

"Наличие ошибки" и вход 30 "Местоположение ошибки".

Устройство работает следующим образом.

В начальный момент происходят обнуление всех регистров устройства и прием кода задержки, поступающего с входа 24 устройства (цепи обнуления не показаны). Тем самым устанавливается коэффициент перерасчета адресных цепей блока 6, т.е. величина задержки К. Далее с входов 26 устрой- 40 ства начинают поступать m-разрядные информационные слова, сопровождаемые синхроимпульсами типа "меандр" на входе 25. По каждому переднему фронту синхроимпульса прОисходит увели- 45 чение адреса в блоке 6 на единицу, причем во время первой половины периода происходит чтение информации из ячейки памяти, записанной К тактов назад, а во время второй полови50 ны периода синхроимпульсов происходит запись в эту же ячейку информации, которая будет считана через К тактов.

Прежде, чем попасть на входы блока 6, информационные слова входной последовательности поразрядно задер55 живаются таким образом, что в каждом цикле синхроимпульса записывается только один разряд данного слова.

Для этого первые разряды входной последдвательности задерживаются на регистре 1 на три такта, вторые разряды задерживаются на регистре 2 на два такта и так далее, четвертый— последний разряд подается на вход блока 6 без задержки. Первые контрольные разряды вычисляются как сумма по модулю блоком 4 свертки. Вторые контрольные разряды также вычисляются как сумма по модулю блоком 5, только для поразрядно сдвинутой на один такт входной последовательности, Контрольные разряды записываются в блок 6 вместе с соответствующими информационными разрядами, откуда они будут считаны через К тактов.

Расположение информации в памяти блока 6 управляемой задержки поясняется таблицей для четырех входных слов: а,Ъ,с и d.

Из таблицы видно, что в первом такте в блок 6 записывается четвертый разряд слова а(а4) и соответствующие контрольные разряды Ка и К1 во втором такте — четвертый разряд слова b(b4) и третий разряд слова а(а3) с соответствующими контрольными разрядами КЬ и К2. Причем разряды Ка, КЪ, Кс и Kd представляют собой свертку по модулю выходных слов а,Ь,с и d соответственно, а разряды К1, К2 и т.д. - свертку по тому же модулю информации, поступающей непосредственно на информационные входы блока 6 в первом, втором и т.д. тактах.

При считывании происходит аналогичное вычисление первых и вторых контрольных разрядов после выравнивания введенной при записи сдвижки и перед ней соответственно. Несовпадение контрольных разрядов, считанных с блока 6 и вычисленных на основе считанных информационных разрядов, свидетельствует об искажении информации в процессе задержки.

Доцустим, в процессе задержки произошло искажение информации в разряде Ь2. Тогда при чтении происходит несовпадение контрольных разрядов КЪ и К4, что свидетельствует о том, что искажение произошло в слове Ь на четвертом такте, поскольку в этом такте

:считывался только один разряд слова

Ь(Ь2), то его легко можно исправить, проинвертировав.

Ре1"истры 7-9 осуществляют выравнивание введенной при записи сдвижки, 1429174 формационного разряда, и выход первого контрольного разряда блока памяти подключены к информационным входам регистров сдвига группы, выход перво35

ro информационного разряда блока памяти и выходы регистров сдвига второй группы, кроме последнего регистра

I сдвига, соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ, вторые

40 входы которых подключены к выходам элементов И, выходы элементов НЕРАВНОЗНАЧНОСТЬ являются информационными вьгходами устройства, первый и второй входы второго блока сравнения подклю45 чены соответственнок выходампоследне, го регистра сдвига второй группы и четвертого блока свертки по модулю, вьмод второго блока сравнения соединен с первыми входами элементов И, второй вход одного из элементов Ии информационный вход регистра сдвига подключенык выходу первого блока сравнения, вторые входы других элементов И соединены с выходами разрядов регистра сдвига, вхо55 ды синхронизации регистров сдвига ,ггодключены к входу синхронизации устройства, выходы второго и первого блоков сравнения являются соответственно выходом "Наличие ошибки" и вырегистр 10 выравнивает считанные первые контрольные разряды с соответствующими им информационными словами.

Блоки 11 и 13 вычисляют свертку по модулю считанной с блока 6 и выравненной информации, определяя вторые и первые контрольные разряды соответственно. Факты несовпадения первых и вторых контрольных разрядов проявляются на выходах блоков 14 и 12 сравнения в виде сигналов логической единицы. Сигналы о совпадении вторых контрольных разрядов с выхода блока

12 поступают на вход регистра 15, где осуществляется их задержка на три такта. При этом, как только на выходе блока 14 появляется сигнал о несовпадении первых контрольных разрядов (логическая единица на выходе блока

14), соответствующий элемент И 16-19 переводит свой выход в состояние логической единицы переводя подключенный к его выходу элемент НЕРАВНОЗНАЧНОСТЬ в режим инвертирования. Сбойный разряд, поступающий с регистров 7-9 или первого информационного выхода блока 6, будет проинвертирован, Подавая на вход 27 устройства сигнал блокировки, можно запретить коррекцию, принудительно устанавливая на выходе блока 12 сигнал логического нуля °

После того, как этот логический нуль заполнит все разряды регистра 15, выходы элементов И 16-19 удерживаются в состоянии логического нуля, запрещая инвертирование информации. При этом на информационный вход устройства поступает нескорректированная информация, сопровождаемая сигналами об ошибке на входе 29 устройства.

Формула изобретения устройство для задержки цифровой информации с самоконтролем, содержащее блок памяти, первый и второй блок свертки по модулю, первый и второй блоки сравнения, причем входы первого блока свертки по модулю являются информационными входами устройства, выход первого блока свертки по модулю подключен к входу первого контрольного разряда блока памяти, вход синхронизации и управляющий вход блока памяти являются соответственно входом синхронизации и управляющим входом устройства, первый информационный вход первого блока сравнения подключен к выходу второго контрольного

30 разряда блока памяти, второй информа-. ционный вход блока сравнения соединен с выходом второго блока свертки по модулю, входы которого подключены к выходам информационных разрядов блока памяти, вход последнего информационного разряда блока памяти подключен к соответствующему информационному входу устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности устройства, в него введены первая и вторая группы регистров сдвига, третий и четвертый блоки свертки по модулю, регистр сдвига, элементы

И и элементы неравнозначности, причем информационные входы регистров сдвига первой группы подключены к информационным входам устройства, кроме последнего, выходы регистров сдвига первой группы соединены с входами информационных разрядов блока памяти, кроме последнего, один из входов третьего блока свертки по модулю соединен с последним информационным входом устройства, другие входы третьего блока свертки по модулю подключены к выходам регистров сдвига первой группы, выходы информационньгх разрядов блока памяти, кроме первого ин1429174 ходом "Местоположение ошибки" устройства, управляющий вход первого блока равнения является входом "Блокирова коррекции устройства" .

Номер такта

Разряд

7 6 5 4 3 2 1 с1 Ь1 а1 0 0 0

0 с2 Ь2 а2 0 0 с3 b3 а3 0

0 с4 Ъ4 а4

0 0

Первый контрольный

0 0 Kd Кс КЬ Ка

Второй контрольный

Редактор О.Юрковецкая

Заказ 5133/49 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Первый

Второй

Третий

Четвертый

К7 Кб К5 К4 КЗ К2 К1

Составитель В.Рудаков

Техред А.Кравчук Корректор В.Бутяга