Устройство для контроля хода микропрограмм

 

Изобретение относится к вычислительной технике и может быть использовано при построении устройств программного и микропрограммного управления с высокой достоверностью функционирования. Цель изобретения - по вьшение достоверности и оггеративнести контроля. Устройство содержит блок 1 памяти, мультиплексор 2, сумматор 3, регистр 4 результата, элемент ШШ 5, элемент 6 задеряски, регистр 7 данных, блок 8 анализа.логических условий, блок 9 модификации кода контроля, счетчик 10, блок 11 элементов И, элемент ИЛИ 12, блок 13 элементов ИЛИ-НЕ, элементы И 14, 15, 16, Данное изобретение обеспечивает выявле ние ошибки в том же цикле, в котором микрокоманда считывается иэ устройства управления. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gi) 4 G 06 F. 11/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4200770/24-24 (22) 25,02,8? (46) 15,10,.88. Бюл, Р 38 (72) В.А, Киэуб и Б.И. Розенблюм (53) 681.3(088,8) (56) Авторское свидетельство СССР

9 920727, кл. G 06 F 11/00, 1980.

Авторское свидетельство СССР

У 123808?, кл. G 06 F ll/28, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ХОДА

МИКРОПРОГРАММ (57) Изобретение относится к вычислительной технике и может быть использовано при построении устройств программного и микропрограммного управÄÄSUÄÄ 1430959 А 1

% ления с высокой достоверностью функционирования. Цель изобретения — повышение достоверности и оперативности контроля. Устройство содержит блок 1 памяти, мультиплексор 2, сумматор 3, регистр 4 результата, элемент ИЛИ 5, элемент 6 задержки, регистр 7 данных, блок 8 анализа. логических условий, блок 9 модификации кода контроля, счетчик 10, блок 11 элементов И, элемент ИЛИ 12, блок 13 элементов ИЛИ-НЕ, элементы И 14, 15, 16, Данное изобретение обеспечивает выявлекие ошибки в том же цикле, в котором микрокоманда считывается из устройства управления, 1 з.п,, ф-лы, Э ил.

Я

1430959

Изобретение относится к вычислительной технике, в частности к устройствам контроля ЭВМ, и может быть использовано при построении устройств 5 программного и микропрограммного управления с высокой достоверностью функционирования.

Цель изобретения — повышение достоверности и оперативности контроля ° 10

На фиг. 1 изображена схема предлагаемого устройства; на фиг. 2— схема блока анализа логических усло вий; на фиг. 3 — схема блока модификации кода контроля.

Устройство содержит блок 1 памяти„ мультиплексор 2, сумматор 3 по модулю два, регистр 4 результата, элемент ИЛИ 5, элемент 6 задержки, регистр 7 данных, блок 8 анализа логических условий, блок 9 модификации кода контроля, счетчик 10, блок 11 элементов И,. элемент ИЛИ 12, блок 13 элементов ИЛИ-НЕ, первый 14, второй

15 и третий 16 элемент И, вход 17 обращения устройства, вход 18 начальной установки устройства, первый тактовый вход 19 устройства, вход 20 адреса микрокоманды, вход 21 логического условия устройства, вход 22 записи и вход 23 считывания логического условия устройства, вход 24 управления режимом устройства, вход 25 кода операций устроства, вход 26 кода конт роля устройства, вход 27 разрешения 35

1 контроля условных переходов устройства, вход 28 разрешения .модификации кода контроля устройства, второй тактовый вход 29 устройства, выход 30 признака ошибки и выход 31 кода ошиб-40 ки,.

Блок 8 анализа логических условий содержит первую группу элементов И

32.1-32.п, где ri — количество анализируемых логических условий, группу 45 из и триггеров ЗЗ ° 1-33.п вторую груп. пу элементов И 34.1-34,(п+1) и блок

35 элементов ИЛИ.

Устройство работает следующим образом. 50

Перед поступлением на входы устройства первой микрокоманды контролируемой микропрограммы на соответствующей линии входа 18 устройства подается сигнал логический установки, 55 который обеспечивает установку в "0" регистра 4 результата, что исключает появление единичного сигнала ошибки на выходе ошибки устройства до начала контроля, Из микропрограммного устройства управления считывается первая (очередная ) микрокоманда, контрольная часть которой совместно с выработанным микропрограммным устройством управления (МУУ) адресом следующей микрокоманды поступает на входы устройства, Код адреса следующей микрокоманды поступает на вход 20 адреса микрокоманды устройства, а код контроля иэ контрольной части микрокоманды на вход 26 устройства. Кроме того, в контрольной части микрокоманды могут содержаться все поля, коды которых управляют отдельными блоками рассматриваемого устройства, т.е. соответствующие входам 22, 23, 24, 26, 27 и

28 устройства, или их часть. В последнем случае поля, соответствующие указанным входам, не включаются в контрольную часть микрокоманд, так как является операционными и используются (совместно с МУУ) для выработки следующего адреса. Примером полей, которые могут стать операционными, являются поля, соответствующие входам

22, 23 и 24. Для понимания работы устройства не принципиально относится то или иное поле, управляющее одним из указанных входов, к операционной или контрольной частям микрокоманд, важно его наличие в микрокомандах.

С входа 26 устройства код контроля поступает на второй вход блока 9 модификации кода контроля, Если считанная микрокоманда — не микрокоманда ветвления (безусловного перехода), то на входе 23 считывания логического условия, входе 24 управления режимами, входе 27 разрешения контроля условных переходов в ходе 28 разрешения модификации кода контроля устанавливаются нулевые коды, блокирующие поступление информации через первый 14„ второй 15 и третий 16 элементы И и блок 11 элементов И из блока 8 (т,е, на выходе элементов И 34,1-34.(п+1) второй группы из (и+1) элементов И 34 и на выходе блока 35 элементов ИЛИ установятся нули) и из счетчика 10.В результате на первый и третий входы блока 9 и на первыи и второй входы элемента ЙЛЙ 12 поступят нули. Так как нулевые коды модификации соответственно на первом

3 !4309 входе элемента ИЛИ 36 и третьем нходе блока 37 элементов ИЛИ не изменяют разрядов кода контроля, поступающих на вторые входы указанных блоков,то на выходе блока 9 модификации кода контроля установится тот же код, что и на втором входе блока 9. По нулевому сигналу с выхода элемента ИЛИ 12, поступившему на управляющий вход муль-!р типлексора 2, код контроля через второй вход мультиплексора 2 передается на его выход и далее на первый вход сумматора 3 по модулю два, на второй вход которого со входа 20 по- 15 ступает адрес следующей микрокоманды.

По синхросигналу, поданному со второго управляющего входа !8, производится запись результата выполнения в блоке 8 поразрядной операции ИСК!ПО- 20

ЧАЮЩЕЕ ИЛИ и регистр 4 результата, Наличие единицы хотя бы н одном разряде регистра 4 результата свидетельствует об ошибке и приводит к выработке на выходе элемента ИЛИ 5 25 и первом выходе 30 устройства сигнала единицы, Указанный сигнал может быть использован для блокировки выработки синхронизирующих импульсов в ИУУ или для прерывания микропрограммы 30 с последующей передачей управления микропрограмме диагностики ошибок, использующей и качестве исходной диагностической информации код на выходе 3! устроства. При отсутствии ошибки формируются нулевые коды на выходе регистра 4 результата и на выходах 30 и 3! устройства.

Если на входы устройства (иэ МУУ) поступает микрокоманда перехода по модифицируемым логическим условиям адресам, то на вход 23 считывания логического условия поступает код, содержащий н одном иэ разрядах единицу, а н остальных — нули. .На входы 45

26 и 20 устройства поступает код контроля, соответствующий данной микрокоманде, и адрес следующей микрокоманды, а на входы 24 и 27 устрой,ства и разряды управления блоком 11 50 элементов И входа 28 устройства (как и в случае контроля микрокоманд безусловного перехода) — нули, Код со входа 23 устройства поступает на третий вход блока 8 анализа логических условий и далее отдельными разрядами — на управляющие входы элементов

И 34,1-34.(n+1) второй группы из (n+1) элементов И,в результате чего и из (и+ ) элементов И этой группы будут заблокированы по выходу нулевыми разрядахи указанного кода, а один, на который поступает единичный разряд кода, — открыт, пропуская на вход блока 35 элементов И:!И и далее на выход блока 8 бит логического условия.

Укаэанное логическое условие может быть сформировано на выходе блока 8 либо непосредственно пад управлением данной микрокоманды перехода, либо в одной из предыдущих микрокоманд.

Для МУУ, в которых следующий адрес вырабатывается после считывания очередной микрокоманды из микропрограминой памяти, используются оба способа формирования логического условия.

В ИУУ, осуществляющих в одном цикле совмещение указанных операций, может быть использован толька второй из способов. В соответствии с первым способом кад с входа 2! логического условия устройства поступает через элемент 6 задержки на первый вход блока 8 анализа логических условий . Если необходимо запомнить кад условия, то на вход 22 записи логического условия подается код, содержащий все нули, кроме единственного разряда, равного единице, по которому открынается соответствующий элемент И первой группы из и элементов И 32.1-32.п. По сикхраимпульсу, поданному со входа 29 устройства через открытый элемент И первой группы из п элементов И 32.1 †.

32 и на управляющий вход соответствующего триггера из группы и триггеров

33.1-33.п,логическое условие запишется н этот триггер. Считывание этого кода на выходе блока 8 осуществ-. ляется вышеописанным образом, при равенстве первых и разрядов (n+1) разрядного кода на входе 23 считывания логического условия и .п-разрядно"

ro кода на входе 22 записи логического условия. Если предварительное запоминание не требуется, то на нходе

22 устанавливается нулевой код, а на входе 23 разряд устанавливается в единицу (т.е. элемент И 34,(n+1) открыт), остальные и разрядов — в нули, В соответствии са вторым способом производится только считывание на выходе блока 8 логических условий, предварительно записаннаго,в один иэ триггеров группы триггеров 33,1-33.п одной из предыдущих микрокаманд. С . выхода блока 8 бит логического усло1430959. вия через открытый со входа 28 элемент И 16 и через первый вход блока 9 модификации кода контроля поступает

"на первый вход элемента ИЛИ 36, на второй вход которого. поступает моди5 фицируемый разряд кода контроля, равный нулю.. С выхода элемента ИЛИ 36 на первый вход блока 37 элементов ИЛИ поступает бит логического условия, а на второй и третий. входы блока.37 элементов ИЛИ поступают (m-1) разрядов кода контроля и m нулевых разрядов с запертого блока 11 элементов И.

По нулевому сигналу управления мультиплексора 2, поступающему с элемента ИЛИ 12 через второй вход мульти-,. плексора 2 íà его выход и далее на первый вход сумматора 3 по модулю два с выходов блоков 37 и 9, будет 20 подан код контроля, отличающийся от кода контроля на входе 26 тем, что модифицируемый разряд содержит бит логического условия, В сумматоре 3 по модулю два производится операция

ИСКЛЮЧАЮЩЕЕ ИЛ над модифицированным блоком 9 кодом контроля и выработанным ИУУ адресом, поступающим с входа .

20 устройства на второй вход блока 9, Результат операции по синхроимпульсусо входа 1-8 устройства будет записан в регистр 4 результата и подан,на вход элемента ИЛИ 5. В результате на первом выходе 30 устройства выработается сигнал отсутствия (нуль) или наличия (единица) ошибки.

При контроле условных переходов по . произвольным микропрограммным адресам управление выполнением операций при-, ема запоминания, хранения и считывания логических условий, осуществляе- мых блоком 8, производится с входов

22, 23 и 29 устройства так же, как и при контроле переходов по модифицируемым логическими условиями адресам. 45

При этом на входе 28 разрешения моди-. фикации кода контроля устанавливается нулевой код, запрещающий модификацию кода контроля, установленного на входе 26 устройства, в блоке 9 с выходов блока 11 элементов И и третьего элемента И 16, На входе 27 разрешения контроля условных переходов устройства устанавливается код "1", открывающий по второму входу второй элемент

И 15 и обеспечивающий передачу считы-55 ваемого под управлением входа 23 устройства бита логического условия с

L выхода блока 8 через второй элемент

И 15 на второй вход элемента ИЛИ !2 °

Так,как на первом входе элемента

ИЛИ 12 чстанавливается код "0", то (вследствие маскирования выхода первого элемента И 14 по его второму входу с входа 24 управления режимами устройства) управление мультиплексором 2 осуществляется битом указанного логического условия. При нулевом бите условия на выход мультиплексора 2 передается код контроля, соответствующий одному из адресов перехода и транслируемый без изменений через блок 9 модификации кода контроля с входа 26 устройства. В противном случае, если бит условия равен "1", на выход мультиплексора.2 передается код с его первого входа. Формирование указанного кода зависит от организации соответствующего ИУУ. В частности, при совмещении в МУУ операций считывания очередной микрокоманды и выработки адреса следующей микрокаманды формирование кода должно производиться по микрокоманде, предшествующей микрокоманде формирования управляющего мультиплексором 2 бита условия. Именно, по разрешающему сигналу. на входе 17 устройства по адресу на входе 20.адреса микрокоманды устройства, равного адресу следующей микрокоманды, производится считывание из блока памяти. Код, считанный из блока 1 памяти, равный:второму из контролируемых адресов перехода, к началу следующего цикла записывается в регистр

7 данных по сигналу, подаваемому с входа 19 устройства на его первый вход. Таким образом, в следующей микрокоманде на выход мультиплексора 2 подается контрольный код с его первого или второго входа. Выработка сигнала на первом выходе 30 устройства с использованием блоков 3, 4 и 5 устройства производится описанным ранее образом. При контроле следующих друг за другом микрокоманд условных переходов по произвольным адресам совмещается контроль текущих переходов и выборка из- блока 1 памяти контрольных кодов, используемых в следующих циклах.

Для контроля переходов по многоразрядным кодам, например по коду операции, адресу микроподпрограммы обработки прерываний и т.п,, указываемый код с входа 25 кода операций устройства через третий вход счетчика 10

1430959 предварительно записывается в этот блок. Запись произнодится при нулевом коде на входе 24 управления режимами устройства по синхроимпульсу с входа 29 устройства, поступающих соответственно на второй и первый нходы счетчика 10.

При выполнении микрокоманды собственно контроля переходов данного типа 1 возможно совмещение записи и контроля в одной микрокоманде) на входе 27 разрешения контроля условных переходоа устройства, на входе 24 управления режимами и н разряде управ- 15 ленин элементом И 16 входа 28 разрешения модификации кода контроля устройства устанавливаются нулевые коды.

По .единичному коду с входа 28 разрешения модификации кода контроля 2О устройства через открытые но нторому входу элементы И блока 11 на третий вход блока 9 модификации кода контроля подаются разряды кода из счетчи.ка..10. С входа 26 устройства на второй вход блока 9 подается код контроля, содержащий нули в разрядах, соответствующих считываемым разрядам из счетчика .10. Так как с выхода тре- . тьего элемента И 16 на первый вход ЗО блока- 9 передается "О", то на- выходе указанного блока (н соответствии с приведенным ранее описанием его функционирования) вырабатывается код кон3 троля, который по сформиронанному, на 35 элементе ИЛИ 12 нулевому сигналу управления мультиплексором 2 передается на первый вход сумматора 3 по модулю два. Дальнейшие действия по выработке сигналов на первом ЗО и вто- 40

1 ром 31 выходах устройства аналогичны ввппеприведенным.

Режим контроля правильности повторений одной микрокоманды или группы последонательньж микрокоманд заданное 45 число раэ осуществляется следующим образом. В предшествующей микрокоманде по нулевому коду на входе 24 устройства, по синхроимпульсу с входа 29 устройства производится загрузка числа повторений с входа 25 устройства в счетчик 10. В последней микрокоманде группы по входу 24 устройства, установленному н режим "счета" код "1" по синхроимпульсу с входа 29 устройства из содержимого счетчика 10 вычитается ".1", Полученный код из счетчика 10 через блок 13 элементов ИЛИ-НЕ, преобразованный последним в битовый код, поступает далее на открытый по ..

1 второму входу сигналом с входа 24 устройства первый элемент И 14, а затем на первый элемент ИЛИ 12, на нторой вход которого подается нулевой потенциал из блокированного нулевым кодом с входа 27 устройства второго

L элемента И 15, Таким образом, по упранляющему входу мультиплексора 2 установится указанный битовый код. При нулевом значении этого кода, означающего, что необходимо -по крайней мере еще раз повторить контролируемую группу микрокоманд, т.е. содержимое счетчика 10 ненулевое, на выход мультиплексора 2 будет подан код контроля, транслируемый через блок 9 при маскировании выходов второго 15 и третьегQ 16 элементов И и блока 11 элементов И нулями с входов 27, 28 и 26 устройства.. Если указанный битовый код равен "1", что означает выполнение группы микрокоманд заданное число раз, т.е ° в регистре-счетчике содержится нуль, то на выход мультиплексора 2 будет подан контрольный код из регистра 7 данных, записанный ,в этот регистр после его считывания в предшествующей микрокоманде из бло- ка 1 памяти (формирование информации в регистре 7 изложено при описании режима контроля условных переходов по произвольным адресам), Функционирование блоков 3, 4 и 5 по выработке результатов контроля на выходах

30 и- 31 устройства соответствует приведенному ранее описанию. Контроль следования микрокоманд внутри повторяемой группы обеспечивается любым из ньппеописанных режимов, не изменяющих содержимое счетчика 10.

В устройстве возможно совмещение вьппеописанных режимов контроля, В частности, обеспечивается проверка в одной микрокоманде переходов по произвольным или модифицируемым адресам и одновременно по части кода регистра-счетчика, переходов по модифицируемым логическим условием адресам и одновременно по дополнительному адресу при равенстве нулю содержююго счетчика. Для первой и второй из указанных типов проверок используются блоки устройства и коды на его входах, как это указано при описании режима контроля переходов по многоразрядным кодам. Кроме того, для обеспечения подачи считываемого

1430959

l0 под управлением входа 23 устройства из блока 8 на управляющий вход мультиплексора 2 логического условия на входе 27 устройства устанавпивается код "1", обеспечивающий прохождение сигнала условия через второй элемент

И 15 (первый тип .проверок). Для обеспечения передачи логического условия из блока 8 через элемент И 16 на пер- 1О вый вход блока 9 с входа 28 устройства подается код "1" (второй тип проверок). Тем самым обеспечивается коммутация соответствующих цепей передачи логического условия и возможность совместного использования режимов контроля. Для третьего типа совместных проверок используются блоки и входы устройства,как это было указано при описании режимов контроля 2Q правильности повторений микрокоманд заданное число раз и контроля rrepezoдов по модифицируемым логическими условиями адресам, 25 .Формула изобретения

Устройство для контроля хода микропрограмм„ содержащее блок памяти, мультиплексор, сумматор по.моду- ЗО

JIIo два,. регистр результата, первый элемент ИЛИ и элемент задержки, причем выход мультиплексора соединен с первым входом сумматора по модулю два, выход которого соединен с инфор- 3g мационным входом регистра результата, выход регистра результата соединен с входами первого элемента ИЗИ, выход которого является выходом признака ошибки устройства, входы обращения, начальной установки и логического условия устройства соединены соответственно с входом чтения блока памяти, входом начальной установки регистра результата и входом элемента задержки, отличающееся тем, что, с целью повышения достоверности и оперативности контроля, в устройство введены регистр данных, блок: анализа логических условий, блок модификации кода контроля, счетчик, блок элементов И, второй элемент ИЛИ, блок элементов ИЛИ-НЕ, первый, второй и третий элементы И, причем первый тактовый вход устройства и выход блока памяти соединены соответственно с входом записи и информационным входом регистра данных, выход которого соединен с первым информационным входом мультиплексора, вход адреса микрокоманды устройства соединен с адресным входом блока памяти и вторым входом сумматора по модулю два, выход элемента задержки соединен с первым входом блока анализа логических условий, выход регистра результата является выходом кода ошибки устройства, входы кода контроля, кода операции, записи и считывания логического условия устройства соединены с первым входом блока модификации контроля, с информационным входом счетчика, с вторым и третьим входами блока анализа логических условий, второй тактовый вход устройства соединен с четвертым входом блока анализа устройства H счетным входом счетчика, выход которого соединен с первыми входами элементов И блока элементов И и входами элемента ИЛИ-НЕ, выход которого соединен с первым входом первого элемента И, вход управления режимом устройства соединен с входом направления счета счетчика и вторым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход блока анализа логических .условий соединен с первыми входами второго и третьего элемен-. тов И,, вход разрешения контроля условных.переходов соединен с вторым входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с управляющим входом мультиплексора, вход разрешения модификации кода контроля устройства соединен с вторыми входами блока элементов И и с вторым входом третьего элемента И, выходы третьего элемента И и блока элементов И соединены соответственно с вторым и тре-. тьим входами блока модификации контроля, выход которого соединен с вторым информационным входом мультиплексора.

2, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок анализа логических условий содержит первую группу из и элементов И, где n — - количество анализируемых логических условий, и триггеров, вторую группу из и+1 элементов И и элемент ИЛИ, причем первый вход блока соединен с входами установки в "0" всех триггеров группы, второй вход блока соединен с первыми входами соответствующих элемен12

1430959

11 тов И первой группы, третий вход блока соединен с первыми входами соответствующих элементов И второй группы, четвертый вход блока соединен с вторыми входами всех элементов И первой группы, выход i-ro элемента И первой группы (где i l, п) соединен с единичным входом i-го триггера группы, прямой выход х-го триггера группы соединен с вторым входом i-го элемента И второй группы, первый вход блока соединен с вторым входом (n+1)-ro элемента И второй группы, выходы эле- ментов И второй группы соединен с соответствующими входами элемента ИЛИ, выход которого является выходом блока.! 430959

Составитель, И,Сигалов

Редактор А. Ревин Техред Л.Сердюкова

Корректор М. Максимишинец

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д; 4/5

Заказ 5344/51

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4