Устройство для контроля хода программ эвм

 

Изобретение относится к области вычислительной техники и может быть использовано в ЭВМ для контроля правильности выполнения программы. Целью изобретения является повышение достоверности контроля. В устройство введены регистр, первый и второй сумматоры ,, первый и второй триггеры управления , второй блок элементов И, со второго по седьмой элементы И, первый и второй элементы ИЛИ-НЕ. Введение новых блоков обеспечивает снижение вероятности необнаружения нарушения хода программы в 2,2-2,6 раза и повьшение достоверности контроля устройства . Устройство обеспечивает контроль неадресуемых ячеек и подсчет числа команд записей и чтения по каждой из ячеек памяти ЭВМ. 2 ил. i

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН ($1)4 G06F 11 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ д/

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4208965/24-24 ,(22) 09.03.87 (46) 15.10;88. Бюл. У 38 (72) А.В. Бек, В.С. Харченко, Г.Н. Тимонькин, С,Н. Ткаченко и М.А. Черньппев (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 894713, .кл. G 06 F 11/26, 1980.

Авторское свидетельство СССР

Ф 1211735, кл. G 06 F 11/26, 1986. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ХОДА

ПРОГРАММ ЭВИ (57) Изобретение относится к области вычислительной техники и может быть использовано в ЭВМ для контроля пра. SU„„1430960 А 1 вильности выполнения программы. Целью изобретения является повышение достоверности контроля. В устройство введены регистр, первый и второй сумматоры, первый и второй триггеры управления, второй блок элементов И, со второго по седьмой элементы И, nåðвый и второй элементы ИЛИ-НЕ. Введение новых блоков обеспечивает снижение вероятности необнаружения нарушения хода программы в 2,2-2,6 раза и повышение достоверности контроля устройства. Устройство обеспечивает контроль неадресуемых ячеек и подсчет числа команд записей и чтения по каждой из ячеек памяти ЭВМ. 2 ил.

1430960

Изобретение относится к вычислительной технике и может быть использовано в ЭВМ для контроля правильности выполнения программ, Цель изобретения — повышение достоверности контроля.

На Фиг, 1 изображена Функциональная схема предлагаемого устройства; на фиг, 2 — временная диаграмма раба- 10 ты устройства в различных ситуациях.

Устройство содержит блок 1 памяти с выходами 1.1-1.3, счетчик 2, ре:. гистр 3, первый 4 и второй 5 суммато-. ры, дешифратор 6, с выходами 7.1-7.5, 15 триггер 8 разрешения, триггер 9 маски, первый 10 и второй 11 триггеры управления, генератор 12 импульсов, первый

13 и второй 14 блоки элементов И, элементы И 15-21, первый 22 и второй

23 элементы ИЛИ, первый 24 и второй

25 элементы ИЛИ-НЕ, одновибратор 26 с первым 26.1 и вторым 26.2 выходами, вход 27 чтения-записи устройства, вход 28 разрешения устройства, шину

29 адреса ЭВМ, шину 30 данных ЭВМ и выходы — 31-33 ошибки устройства.

Устройства работает следующим образом.

Основными режимами работы устрой- 30 ства являются: 1 а) Работа при отсутствии ошибок (Фиг.2а). б} Работа при наличии ошибки "Запись после записи" (фиг. 2б), в) Работа при наличии ошибки "Чтение без записи" (фиг, 2в).

r) Работа при обнаружении ошибки .

Запись без чтения" (фиг. 2г), 4О д) Работа при обнаружении ошибки

"Ячейка без записи и чтения" (фиг,2д). е) Выдача кодов числа команд записи и чтения (фиг,2е), Режим а, В исходном состоянии все 45 элементы памяти обнулены (цепи установки в исходное состояние не показаны) ° С появлением сигнала "Разрешение обращения к памяти" по входу 28 и кода адреса на шине 29 триггер 8 устанавливается в единичное состояние и переводит блок 1 памяти в режим чтения. Из ячейки памяти с адресом, со-. ответствующим адресу ячейки памяти контролируемой ЭВМ, считываются коды

К3 (1,1) K4 (, 1.2)

55 знак П, (поле 1,3). Эти коды опреде1 ляют суммарное число команд записи и чтения, выполнившихся для данной ячейки и тип последней выполненной команды.

Признак П, „ очередной команды программы, поступающий на вход 27, суммируется на сумматорах 4 и 5 с кодами К и K . .и поступает на входы

Э 4

Dl и D2 регистра 3, После срабатывания триггера 8 с задержкой 2, (фиг, 2а), необходимой на чтение информации из блока 1, суммирование кодов и подачу их в регистр

3, Формируется импульс на выходе 26 ° l одновибратора 26, па которому проис" ходит обнуление триггера 8 и запись информации в регистр 3.. В результате блок 1 памяти переводится в режим записи вследствие единичного сигнала

V íà его входе, поступающего с выхода элемента И 21, а импульсом с выхода 26.2 одновибратора 26 в блок 1 памяти заносятся новые коды КЗ, и

4 1+j

К i %1 °

Таким обраом, после выполнения очередной команды в блоке 1 памяти хранятся коды чисел команд записи и чтения, а схема управления (триг" гер 8) приведена в исходное состояние.

Режим б, В этом режиме (фиг.2б) на входе 27 присутствует признак

П .„ =1, Поэтому после считывания ин3 формации, хранящейся в блоке 1 памяти по адресу А, поступающему по шине 29 на обоих входах элемента И 15 присутствует единичный сигнал, Считывание информации из блока.1 памяти в данном режиме и последующих режимах осуществляется в соответствии с алгоритмом, описанным в режи-, ме а.

Поскольку на входе 27 присутствует единичный сигнал, он открывает элемент И 18 и импульс с выхода .26,1 одиовибратора 26 поступает на вход элемента И 15, Ксли при предыдущем обращении к данной ячейке Я памяти выполнялась команда записи, т.е, J

П,=l, то на выходе 1,3 блока 1 появляется единичный сигнал. В результате на выход элемента И 15 и далее на выход 31 устройства через элемент

ИЛИ 23 проходит сигнал ошибки. Наличие этого сигнала говорит о том, что в ячейку памяти ЭВМ с адресом А. дваж1 ды подряд была залисана информация, т.е. в программе была либо пропущена команда чтения, либо сформировалась ложная команда записи, 0960

40

55

3 143

Режим в ° Отличительной особенностью работы устройства в этом режиме является то, что при обрашении к памя-ти ЭВМ сигнал на входе 27 равен П

1Ф!

=О. Это приводит к тему, что открывается элемент И 19, на выход которого проходит импульс с выхода .26,1 одновибратора 26. Поскольку в этом случае на выходе 1.1 блока 1 памяти формируется нулевой код (команда записи данных в ячейку с адресом А не вы-! давалась), то элемент ИЛИ-НЕ 24 не выдает единичный сигнал, который открывает элемент И 20. В результате с выхода элемента И 20 через элемент ИЛИ

23 на выход 31 выдается сигнал ошибки

"Чтение без записи". Эта ошибка соответствует ситуации, когда происходит . обращение к ячейке памяти ЭВМ, в которую не происходило записи информации, что является следствием пропуска в программе команды записи или появление ложной команды чтения.

В предлагаемом устройстве параллелльно с реализацией режимов а, б и в может быть организован контроль зацикливания программ с помощью счетчика 2. В исходном состоянии. этот счетчик обнулен и-нулевым сигналом с выхода элемента ИЛИ 22 блокирована подача импульсов на счетный вход.

При подаче соответствующего кода на входы дешифратора 6, при котором появляется сигнал.на вьмоде 7.3, в счетчик 2 заносится код допустимого времени выполнения программы. Счетчик 2 разблокируется единичным сигналом с выхода элемента ИЛИ 22 и начинает отсчет импульсов, поступающих с выхода генератора 12, Код времени, содержащийся в счетчике 2, по соответствующей команде, инициирующий единичный сигнал на выходе 7,1 дешифратора 6 может быть через блок 13 элементов И считан на шину 30 данных.

В случае зацикливания программы происходит переполнение счетчика 2, сигнал с выхода OF которого поступает через элемент ИЛИ 23 на выход 31 ошибки устройства.

Выдача сигналов ошибки в режимах б и в может быть заблокчрована с помощью триггера 10. В этом случае пе- ред началом работы по шине 30 данных в триггер 10 записывается "1" ° Запись синхронизируется единичным сигналом, формируемым на выходе 7.2 дешифратора 6 при подаче соответствующегo кода адреса на шине 29.

Режим r. 11ля перехода в данный режим триггер 10 переводится в единичное состояние сигналом, поступаю— щич с шины 30 данных и синхронизируемым импульсом на выходе 7.4 дешифратора 6, который выдается при появлении на шине 29 ацреса соответствующего кода. В результате открываются элементы И 16 и 17.

Далее на шине 29 последовательно задаются адреса всех ячеек памяти. Из блока l памяти. поочередно считываются коды К.,К . и П; .

Если при этом возникнет ситуация, когда К.=О (поле 1.2), которой соответствует единичный сигнал на выходе элемента ИЛИ-НЕ 25, и П .=! (поле

1.3), то на выходе элемента И 16 сформируется сигнал ошибки "Запись без чтения". Такая ситуация соответствует случаю, когда в некоторую ячейку Я, была произведена запись

1 информации, обращение которой затем отсутствовало. Это возможно в случае пропуска команды чтения или появления ложной команды "Запись".

Редим д. В данном режиме устройст-, во работает аналогично вышеописанному с той лишь разницей, что при этом контролируется наличие нулевых кодов

К; и К1,,фиксируемых элементами ИЛИ3

НЕ 25 и 24. Тогда срабатывает элемент

И 17 и на выходе 33 устройства выдается ециничный сигнал "Ячейка без записи и чтения". Появление этого сигнала свидетельствует о наличии в памяти ЭВМ неадресуемых ячеек, Режим е. В этом режиме обеспечивается выдача кодов КЗ и К. (поля 1,1

1 и 1.2) из всех .ячеек на шину 30 данных. Этот режим может быть реализован параллельно с режимами г и д. Для перевода устройства в режим е необходимо установить триггер 11 в единичное состояние. Такая установка обес" печивается единичным сигналом на шине 30 данных и синхросигналом с выхода 7,5 дешифратора 6, формируемым при появлении на шине 29 соответствующего адреса.

Использование информации о кодах з

К и К . позволяет оценить качество

1 1 программы и произвести ее соответст-:

:вующую коррекцию, Общей особенностью работы устройства в режжчах г, д и е является то, 1430960 что в них посредством элемента И 21 блокируется запись информации в блок

1 памяти и регистр 3, 5

Формула изобретения устройство для контроля хода программ ЭНМ, содержащее блок памяти счетчик, дешифратор, триггер разреше- 1О ния, триггер маски, генератор импульсов, первый блок элементов И, первый элемент И, первый элемент ИЛИ, одновибратор, причем первый стробирующий вход дешифратора подключен к входу записи-чтения устройства, первый выход дешифратора подключен к входу стробирования первого блока элементов И, единичный вход триггера разрешения подключен к входу разрешения устройства и второму стробирующему .входу дешифратора, второй выход которого соединен с входом синхронизации триггера маски, выход признака команды записи блока памяти соединен с первым входом первого элемента И, группа адресных входов блока памяти объединена с группой информационных входов дешифратора и подключена к входу устройства для подключения к адресной шине 3BN, третий выход дешифратора соединен с входом синхронизации счетчика, группа информационных входов кеторого объединена с информационным входом триггера маски и под3S ключена к входу устройства для подклю чения к шине данных ЭВМ, счетный вход счетчика и группа информационных выходов счетчика соединены сост" ветственно с выходом генератора импульсов и группой информационных вхо-дов первого блока элементов И, группа выходов которого подключена к выходу устройства для подключения к шине данных ЭВМ, выход первого элемен 45 та И и выход переполнения счетчика

- соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого является первым выходом ошибки устройства, информационный

5Î вход триггера разрешения подключен к шине нулевого потенциала устройства, прямой выход триггера разрешения соечинен с входом одновибратора, первый и второй выходы которого соеди-. нены соответственно с синхровходом триггера разрешения и входом записи блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля,, устройство дополнительно содержит регистр, первый и второй сумматоры, первый и второй триггеры управления, второй блок элементов И, с второго по седьмой эле -. менты И, первый и второй элементы

ИЛИ-НЕ, второй элемент ИЛИ, причем группа информационных входов первого сумматора объединена с группой входов первого элемента ИЛИ-НЕ и подключена к первой группе информационных выходов блока памяти, группа информационных входов второго сумматора объединена с группой входов второго элемента ИЛИ-НЕ и подключена к второй группе информационных выходов блока памяти, первая и вторая группы информационных выходов блока памяти подключены к соответствующим разрядам группы информационных входов .второго блока элементов И, группа выходов и стробирующий вход которого соединены соответственно с выходами устройства для подключения к шине данных ЭВМ и с прямым выходом первого триггера управления, инверсный выход которого соединен с первым входом второго элемента И, второй и третий входы которого соединены соответственно с ин— версным выходом первого триггера управления и инверсным выходом триггера разрешения, синхровходы первого и второго триггеров управления соединены соответственно с четвертым и пятым выходами дешифратора, информационные входы первого и второго триггеров управления подключены к входу устройства для подключения к шине данных ЭБМ, группа выходов счетчика соединена с группой входов первого элемента ИЛИ, выход которого соединен с входом разрешения счетчика, первые входы третьего и четвертого элементов И объединены и подключены к выходу второго элемента ИЛИ-НЕ, вторые входы третьего и четвертого элементов И и первый вход разрешения регистра объединены и подключены к прямому выходу первого триггера управления, третьи входы третьего и четвертого элементов И и первые входы пятого и шестого элементов И объедииены и подключены к первому выходу одновибратора, четвертый вход третьего элемента И соединен с выходом признака команды записи блока памяти, четвертый вход четвертого элемента И объединен с первым входом седьмого! ч309бО элемента И и подключен к выходу первого элемента ИЛИ-НЕ, вторые входы первого и седьмого элементов И соединены с выходами пятого и шестого элементов И, вторые входы которых 5 объединены и подключены к инверсному выходу триггера маски, выходы результата первого н второго сумматоров соединены с первым и вторым информационными входами регистра соответственно, третий информационный вход которого объединен с третьими входами пятого и шестого элементов И, с входами признака команды первого и второго сумматоров и подключен к входу записи-чтения устройства, второй вход разрешения регистра соединен с прямым выходом второго триггера управления, группа выходов и синхровход регистра соединены соответственно с группоЙ информационных входов блока памяти и первым выходом одновибра" тора, выход седьмого элемента И подключен к третьему входу второго элемента- HTlH, вход разрешения блока-памяти подключен к выходу второго элемента И, выходы третьего и ..четвертого элементов И являются вторым и третьим выходами ошибки устройства.!

430960

Составитель И. Сафронова

Редактор А. Ревии Техред Л.Сердюкова

Корректор А. Обручар,Заказ 5344/51

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

Ж/

Nl

Z7

Я

О

f5

Р8

Я/

Ф

Ю

13

Ф Д

3g

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5