Одноразрядный сумматор

 

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения упрощение сумматора. Одноразрядный сумматор содержит семь МОП-транзисторов п-типа 1-7, семь МОП-транзисторов р-типа 8-14, выходы 15, 16 суммы S и переноса С(, входы 17-19 первого и второго слагаемого X,, У; и переноса С;.i. одноразрядный сумматор формирует логические функции суммы S , С; Х,- ® ,) V Ci(X,-@ Yi) и пере-, носа С , С ,-., (X f Ф У,-; V Xi(X;@y,. ) . 1 ил. с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„Л0„„1432504 А 1 (51)4 С 06 F 7 50

® ЕС ЙИи

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ;, ц

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПОДБЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

» ч (21) 4163581/24-24 (22) 18.12.86 (46) 23. 10.88. Бюл. У 39 (71) Ленинградский .электротехнический институт им. В.И.Ульянова (Ленина) (72) В.И.Варшавский, В.Б.Мараховский, В.А.Романовский и Б.С.Цирлин (53) 681,325.5 (088.8) (56) Заявка Японии 9 55-1610, кл. G Об F 7/50, опублик. 1980.

Авторское свидетельство СССР

В 1100620ь кл G 06 F 7/50э 1983 ° (54) ОДНОРАЗРЯДНЬЙ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения — упрощение сумматора.

Одноразрядный сумматор содержит семь МОП-транзисторов и-типа 1-7, семь NOII-транзисторов р-типа 8-14 ° выходы 15, 16 суммы S; и переноса

С,, входы 17-19 первого и второго слагаемого Х;, У, и переноса С;„.

Одноразрядный сумматор формирует логические фрикции суллы о;

= с; gx;Q+Y ) и С;(Х;97,) и цеуe-, носа С; =C,.„(Õ; 9 У;) V X„(X,.ÝÓ;).

1 ил.

Ю

1432504

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЗВМ.

Цель изобретения — упрощение сумматора.

На чертеже приведена функциональная схема одноразрядного сумматора.

Одноразрядный сумматор содержит семь МОП-транзисторов 1-7 п-типа, семь МОП-транзисторов 8-14 р-типа, выходы 15 и 16 суммы $; и переноса ! !

С,, входы 17, 18 и 19 первого Х; и орого У; слагаемых и переноса С;, .

Одноразряцный сумматор работает едующим обраsом.

Нсли на входе одного иэ слагаемых и еется единичное значение, а на входе другого — нулевое значение (Х;=1,,,= О или Х,.=О, У;=1), один иэ транз сторов 1 или 2 открыт и на их истоках имеется низкий потенциал, ко торый, поступая на затвор транзис1 тора-3, закрывает последний. При э1гом входном наборе один иэ транэ асторов 8 или 9 открыт и на их с оках имеется высокий потенциал, к торый, поступая на затвор транз стора 10 закрывает последний.

Если единичное значение имеется на обоих входах слагаемых (Х„=У„=1), на истоках транзисторов 1 и 2 имеется вЬ|сокий потенциал, который, поступая на затвор транзистора 3, открывает последний, и на его истоке появляется низкий потенциал, который пост1упает на затвор транзистора 10 и открывает его. При этом транзисторы

8 и .9 закрыты.

Если на входах обоих слагаемых имеется нулевое значение (Х;=У;=О), на стоках транзисторов 8 и 9 имеется ннзкий потенциал, который, поступая на затвор транзистора 10, открывает последний, и на его стоке появляется высокий потенциал, который поступает на затвор транзистора 3 и открывает его. При этом транзисторы 1 и 2 закрыты. Таким образом, на стоках тран- зисторов 8 и 9 и стоке транзистора 3 формируется логическая функция Х;+

У;, на истоках транзисторов 1 и 2. и стоке транзистора 10 — ее инверсия

Х;9 У ° . На выходе 15 сумматора фор1 мнруется функция суммы

S;=C;, (Х,Щ Y; ) V С;, (Х,ж; ).!

О

На выходе 19 переноса сумматор формируется логическая функция переноса

С.;= С;, (Х;ЩУ;) Ч Х,(Х;+ Y;), Формула изобретения

Одноразрядный сумматор, содержащий семь МОП-транзисторов и-типа и семь МОП-транзисторов р-типа, причем стоки первого и второго MOIL-транзисторов и-типа соединены cooTBeYrTBeHно с входами первого и второго слагаемых сумматора и соединены соответственно с затворами второго и первого МОП-транзисторов п-типа, истоки которых соединены со стоком первого МОП-транзистора, р-типа, затворами третьего> четвертого, пятого и шестого МОП-транзисторов итипа и истоком седьмого МОП-транзистора п-типа, шина нулевого потенциала сумматора соединена со стоком третьего МОП-транзистора п-типа, исток которого соединен со стоками второго и третьего МОП-транзисторов р-типа, затворами четвертого, пятого и шестого MOII-транзисторов р-типа, стоки четвертых и пятых МОП транзисторов и- и р-типа соединены с входом переноса и затворами седьмого MOIIтранзистора и-типа и третьего МОПтранзистора р-типа, истоки третьего и четвертого MOII-транзисторов р-типа и четвертого МОП-транзистора и-типа соединены со стоком седьмого МОПтранзистора и-типа и выходом суммы сумматора, стоки шестых МОП-транзисторов и- и р-типа соединены с входом первого слагаемого сумматора, а их истоки соединены с истоками пятых

МОП-транзисторов и- и р-типа и выходом переноса сумматора, о т л и— ч а ю шийся тем, что, с целью упрощения сумматора, исток первого

МОП-транзистора р-типа соединен с шиной питания сумматора, затвор первого МОП-транзистора р-типа соединен с истоком третьего МОП-транзистора п-типа и стоком седьмого МОП-транзистора р-типа, исток которого сое- динен с входом первого слагаемого сумматора и затвором второго МОПтранзистора р-типа, затвор седьмого

MOII-транзистора р-типа соединен с входом второго слагаемого сумматора и истоком второго NOII-транзистора р-типа.