Устройство для контроля по модулю три умножения комплексных чисел

 

Изобретение относится к вычислительной технике и может быть использовано для построения арифметических блоков повышенной надежности. Целью изобретения является сокращение оборудования устройства. Устройство содержит регистр 1, узлы 2, 3, 5, 7 и 10 свертки по модулю три, узлы 4, 6 и 15 вычитания по модулю три, узлы 8, 9 и 12 свертки по модулю два, узлы 13 и 14 сложения по модулю три, узел 16 сравнения , входы и выходы. В устройстве сигнал контроля, вырабатываемый при несовпадении сравниваемых кодов, свидетельствует о неправильном функционировании контролируемого устройства для вычисления произведения комплексно-сопряженных чисел или контролирующего устройства. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„. SU „„1434438

m4 G06 F 11/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 42! 2428/24-24 (22) 19.03.87 (46) 30.10.88. Бюл. № 40 (71) Одесский политехнический институт (72) A. В. Дрозд, E. Л. Полин, А. В. Дрозд, В. Н. Огинский и Ф. С. Шапо (53) 681.3 (088.8) (56) Авторское свидетельство СССР № !177814, кл. G 06 F ll/08, 1984.

Авторское свидетельство СССР № 1285479, кл. G 06 F ll/08,.1985 (прототип). (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПО

МОДУЛ !О ТРИ УМНОЖЕНИЯ КОМПЛЕКСНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано для построения арифметических блоков повышенной надежности. Целью изобретения является сокращение оборудования устройства. Устройство содержит регистр 1, узлы 2, 3, 5, 7 и 10 свертки по модулю три, узлы 4, 6 и !5 вычитания по модулю три, узлы 8, 9 и 12 свертки по модулю два, узлы 13 и 14 сложения по модулю три, узел 16 сравнения, входы и выходы. В устройстве сигнал контроля, вырабатываемый при несовпадении сравниваемых кодов, свидетельствует о неправильном функционировании контролируемого устройства для вычисления произведения комплексно-сопряженных чисел или контролирующего устройства. 1 ил.

1434438

Изобретение относится к вычислительной технике и может быть использовано для построения арифметических блоков повышенной надежности.

Целью изобретения является сокращение оборудования устройства.

На чертеже приведена функциональная схема предлагаемого устройства.

На чертеже приняты следующие обозначения: регистр 1, первый и второй узлы

2 и 3 свертки по модулю три, первый узел 4 вычитания по модулю три, третий узел 5 свертки по модулю три, второй узел 6 вычитания по модулю три, четвертый узел 7 свертки по модулю три, первый и второй узлы 8 и 9 свертки по модулю два, пятый узел IO свертки по модулю три, элемент И 11, третий узел 12 свертки по модулю два, первый и второй узлы 13 и 14 сложения по модулю три, третий узел 15 вычитания по модулю три, узел 16 сравнения, вход 17 результата устройства, вход 18 порядка множимого устройства, вход 19 контрольного кода множимого устройства, вход 20 мантиссы множимого устройства, входы 21 и 22 отбрасываемых разрядов первого и второго произведений устройства соответственно, выход 23, устройства.

Устройство работает следующим образом.

В начальный момент времени на вход 19 контрол ьного кода множимого устройства поступает контрольный код КА комплексного числа

А=2 (ni+jnz), где а, аь а2 — собственно порядок мантиссы действительной и мнимой составляющих комплексного числа А.

Контрольный код КА сформирован по формуле

КА= (Ка+ Ка) mod3, где Ка=а mod 3;

Ка=(Kmi+Ka lmod 3;

KQl=QImod 3;

Kmz=nzmod 3, причем числа (порядок, мантисса), сворачиваемые по модулю три, удовлетворяют требованию: представлены в обрати(зм коде и имеют четное количество разрядов (или дополнены до тактовой разрядности знаковым разрядом слева от старших разрядов) .

На вход первого узла 2 свертки по модулю три поступает порядок комплексного числа А, удовлетворяющий указанному требованию. Узел 2 формирует контрольный код порядка числа А, поступающий на вход вычитаемого первого узла 4 вычитания по модулю три. На вход уменьшаемого узла 4 поступает контрольный код КА с выхода регистра 1.

Узел 4 определяет контрольный код мантисс составляющих комплексного числа А.

На вход второго узла 3 свертки по модулю три поступает мантисса мнимой составляющей комплексного числа А, удовлетворяющая указанному требованию. Узел

3 формирует контрольный код мантиссы мнимой составляющей комплексного числа А, поступающий на вход вычитаемого второго узла 6 вычитания по модулю три. На вход уменьшаемого узла 6 поступает контрольный код с выхода первого узла 4 вычитания по модулю три. Узел 6 определяет контрольный код мантиссы действительной составляющей комплексного числа А. Разряды контрольного кода с выхода узла 6 поступают на входы первого узла 8 свертки по модулю два, а разряды контрольного кода с выхода узла 3 подаются на входы второго узла 9 свертки по модулю два.

Контрольные коды чисел по модулю три принимают значения 01 H 10 при делимости чисел на три с остатками 1 и 2 соответственно. Делимость чисел нацело кодируется одним (любым) из двух значений: 00 или 11. При этом очевидно, что возведение контрольного кода в квад25 рат приводит к получению значения Ol (для случаев делимости чисел с остатками

1 и 2) или значения 00 (для случаев делимости чисел нацело), т. е. второй (старший) разряд полу аечого кода всегда равен нулю, а младп ий (первый) разряд вычисляется как сумма по модулю два разрядов исходного контрольного кода. Таким образом, на выходах первого 8 и второго 9 узлов свертки по модулю два формируются первые (младшие) разряды кодов

К! и К2 возведения исходных кодов в квадрат.

Первые разряды кодов Кl и К2 поступают на входы третьего узла 12 свертки по модулю два, а также на входы элемента И 11.

При этом с учетом нулевых вторых

4О разрядов кодов К l и К2 на выходах третьего узла 12 свертки по модулю два и элемента И 11 формируются первый и второй разряды кода К= (Кl+К2) mod 3.

Действительно, младший разряд кода К принимает единичное значение при взаимоинверсных значениях младших разрядов кодов Кl и К2, что соответствует выполнению над этими разрядами операции сло- жения по модулю два, а старший разряд кода равен единице в том и только в том случае, если единичное значение принимают и младший разряд кода KI, и младший разряд кода К2, т. е, является их коньюнкцией.

Разряды кода К с выходов третьего узла 12 свертки по модулю два и элемента И II поступают соответственно на младший и старший разряды входа второго слагаемого первого узла 13 сложения по модулю три. На вход первого слагаемого узла 13 подается циклически

l434438

Формула изобретения

Составитель И. (аф0 >н>)ва

Редактор Т. Парфенова, Техред И. Верее Корр> .;!:) h Романенко

Заказ 5556 51 Тираж 704 !1().. иис) >>е

ВНИИПИ Государственного комитета СССР по делам из >врет>ч ий v. <)-. крь;тип ! 13035, Москва, Ж вЂ” 35, Раугиская пап,,i. >,5

Производственно-полиграфическое предприятие, г. Гг)кгорг>.т, j.l. 1!роскошная. 4 з сдвинутый на один разряд в сторону старших разрядов контрольный код порядка.

Циклический сдвиг обеспечивает умножение контрольного кода порядка кода на два, поэтому на выходе узла 13 формируется код, представляющий собой контрольный код по модулю три результата умножения

В комплексного числа А на сопряженное без учета отбрасываемых при умножении разрядов.

Отбрасываемые при умножении раз- 10 ряды учитываются с использованием узлов 7, 10, 14 и 15.

На входы четвертого 7 и пятого 10 узлов свертки по модулю три поступают отбрасываемые части произведений а1 nf

15 и а2. а> соответственно, а с выходов узлов 7 и 10 снимаются их контрольные коды. Эти коды складываются по модулю три на втором узле 14 сложения по модулю три, с выхода которого полученная поправка на отбрасывание разрядов посту- 20 пает на вход вычитаемого третьего узла 15 вычитания по модулю три. На вход уменьшаемого узла 15 подается код КВ, который корректируется на величину поправки. На выходе узла 5 определяется контрольный код КВ результата умножения В.

Контрольный код КВ поступает на первый вход узла 16 сравнения. На вход третьего узла 5 свертки по модулю 30 три поступает результат умножения В, мантисса и порядок которого удовлетворя1от указа нному требованию. При этом формируется контрольный код результата умножения В. Этот код подается на второй вход узла 16 сравнения, который сравнивает его с кодом КВ по модулю три и вырабатывает сигнал контроля, поступающий на выход устройства 23.

Сигнал контроля, вырабатываемый и ри несовг:адении сравниваемых кодов, свидетельствует о неправильном функционировании контролируемого устройства для вычисления произведения комплексно-сопряженных чисел или г1редлагаемого контролирующего устройства.

Устройство для контроля по модулю три умножения комплексных чисел, содержащее регистр, пять узлов свертки по модулю три, два узла сложения по модулю три, три узла вычитания по модулю три и узел равнения, причем информационный вход регистра является входом контрольного код;i м нож и мого уст ро йства, выход регистра соединен с ьходом уменьшаемого первого узла вычит;1ния

ПО МОДУЛЮ ТРН, ВХОДЫ IICРВОГО, ВТОРОГ(1 и третьего узлов свертки lio -модулю три являются соответственно входами 110рядка множимого, мантиссы множнмого н результата устройства, выходы первого и второго узлов свертки по модулю i p«c()ezHifcifl f соответственно c входами вычитаемого ift ðвого и второго узлов вычитания по модулю три, выход первого узла вычитания по модулю три соединен с входом уменьшаемого второго узла вычитания по модулю три, старший и младший разряды выхода первого узла свертки по модулю тр-1 сое;Iiнены соответствено с младвтим и с>арп.,м разрядами входа первого слагаемого первого узла сложенпя по модулн1: рН, и11ФОрМацИОННЫй ВЫХОД КОтОрОГО СОЕДИНЕН с 1ЗХ« дом уменьшаемого третьего узла вы.- if -ания по модулю три, вход вь)читаемого которого соединен с информацион 1ым выходок; второго узла сложен..я по модулю три, входы первого H второго c;:;- гаемых которого соединены соответствен1. о с выходами четвертого и пятогс узлов свертки по модулю три, входы которы.. являются входами Отбрасываемых разрядов первого и второго произведений устройства соотве ственно, выход третьего узла вычитания по мод)лю ТрН соединен с пе вым иiiфор а"

UHoHHbIv. входом узла сравнения, второй информационный вход K01 Орого cocдинен с выходом третьего узла свертки 110 мо;1улю три, выход узла сравнения является выходом устройства, Отличающееся тем, что, с целью сокращения оборудования устройства. оно содержит три узла свертки !1О модулю два и элемент И, причем выходы второго узла вычитания по з)одулю три и второго узла свертки f!o модулю трп coe HIICH ". с входами первого; второго узлов caepfки по модулю два соответственно, выходы первого и второ;.o у злов свертки по v одулю два соединены с соответствующими входами третьего узла свертки пО модулю два и соответствующими входами элемента И, выходы элемента И и третьего узла свертки но модулк) два соедннень1 соответственно со старшим и младшим разрядами входа второго;лагаемого первого узла сложения Ilo модулю р11.

Устройство для контроля по модулю три умножения комплексных чисел Устройство для контроля по модулю три умножения комплексных чисел Устройство для контроля по модулю три умножения комплексных чисел 

 

Похожие патенты:

Изобретение относится к электросвязи и может быть использовано для передачи цифровых сигналов

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств обработки дискретной информации

Изобретение относится к вычислительной технике и позволяет повысить достоверность результатов выполнения операций и надежность путем придания устройству для вычитания свойств самокоррекции и устойчивости к отказам

Изобретение относится к вычислительной технике и может быть использовано в составе средств защиты от ошибок при обмене информацией, а также в аппаратуре передачи данных

Изобретение относится к вычислительной технике и может быть использовано при цифровой обработке параметров объектов, представленных как случайные величины, искаженные помехами

Изобретение относится к области вычислительной техники и позволяет повысить стабильность выходной информации устройства за счет предотвращения выдачи этой информации до момента завершения рабочего цикла устройства

Изобретение относится к въпис лительной технике и может быть использовано в минии макроЭВМ, работающих в системе остаточных классов ((СОК)

Изобретение относится к вычислительной технике, в частности к полупроводниковым запоминающим устройствам

Изобретение относится к вычислительной технике и предназначено для формирования остатков чисел по модулям F чисел Ферма, которые описываются выражением F 2 + 1, V 2, t О, 1, 2..

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах для контроля достоверности выполнения арифметических операций

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерных системах

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации
Наверх