Нелинейное устройство фазовой коррекции

 

Изобретение относится к области технических средств коррекции систем автоматического управления и регулирования , в которых может быть использовано для компенсации инерционных свойств блоков неизменяемой части системы путем создания фазоопережающих свойств сигнала управления, может быть также использовано в системах с нефкльтрующими свойствами и является усовершенствованием известного устройства по авт. св. №767700. Целью изобретения является расширение диапазона сигналов, корректируемых устройством. Поставленная цель достигается за счет того, что в устройстве анализизируется вид входного сигнала и определяется его признак. Если сигнал аналоговой, Ьн преобразуется в ступенчатьй сигнал, сравнивается с исходным сигналом, и полученная разность суммируется с исходным сигналом. Если сигнал ступенчатый , то он дважды преобразуется в ступенчатый сигнал под действием двух тактовых последовательностей, сдвинутых на такт одна относительно другой , новые ступенчатые сигналы сравниваются с исходным, полученные разности суммируются, интегрируются на протяжении каждого такта, а результаты интегрирования суммируются с исходным сигналом. 7 ил. с «3 (Л 4 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

rS>) 4 С 05 В 5/01

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

rlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ. (61) 767700 (21) 4263036/24-24 (22) 19.06.87 (46) 30.11.88. Бюл. № 44 (71) Минский радиотехнический институт (72) В.А.Барабаш, А.Д. Горбачев, В.А..Погребенко., Д.В. Кестнер и О.А.Сосновский . (53) 62-50 (088.8) (56) Авторское свидетельство СССР

¹ 767700, кл. G 05 В 5/01; 1978. (54) НЕЛИНЕЙНОЕ УСТРОЙСТВО ФАЗОВОЙ

КОРРЕКЦИИ (57) Изобретение относится к области технических средств коррекции систем автоматического управления и регулирования, в которых может быть использовано для компенсации инерционных свойств блоков неизменяемой части системы путем создания фазоопережающих свойств сигнала управления, может быть также использовано в систе„„SU„„1441346 А 2 мах с нефильтрующнми свойствами и является усовершенствованием известного устройства по авт. св. № 767700.

Целью изобретения является расширение диапазона сигналов, корректируемых устройством. Поставленная цель достигается за счет того, что в устройстве анализизируется вид входного сигнала и определяется его признак.

Если сигнал аналоговой, он преобразуется в ступенчатый сигнал, сравнивается с исходным сигналом, и полученная разность суммируется с исходным сигналом. Если сигнал ступенчатый, то он дважды преобразуется в ступенчатый сигнал под действием двух тактовых последовательностей, сдвинутых на такт одна относительно другой, новые ступенчатые сигналы сравниваются с исходным, полученные разности суммируются, интегриру отся на протяжении каждого такта, а результаты интегрирования суммируются с исходным сигналом. 7 ил.

1441346

Изобретение относится к техническим средствам коррекции систем автоматического управления и регулирования,. в которых может быть использовано для компенсации инерционных свойств блоков неизменяемой части системы путем создания фазопередаюших свойств сигнала управления, а также может быть использовано в сис- 10 темах с нефильтрующими свойствами.

Целью изобретения является расширение диапазона сигналов, корректируемых устройством, >

На фиг.1 представлена блок-схема описываемого устройства; на фиг.2— временные диаграммы работы устройства при дискретном входном сигнале; на фиг.3 — временные диаграммы работы устройства при непрерывном входном20 сигнале; на фиг.4 - принципиальная электрическая схема распределителя импульсов; на фиг.5 — временные диаграммы его работы; на фиг.6 — принципиальная схема управляемого интеграла; на фиг. 7 — принципиальная электрическая схема блока ступенчатого преобразования сигнала.

Нелинейное устройство фазовой коррекции содержит первый блок 1 ступен-30 чатого преобразования сигнала, первый блок 2 сравнения, первый сумматор 3, распределитель 4 импульсов, второй; блок 5 ступенчатого преобразования сигнала, второй блок 6 сравнения, второй сумматор 7, управляемый интегратор 8, тактовый вход 9 и вход 10 1Признак входного устройства", первый 11 и второй 12 выходы распределителя 4 импульсов, делитель 13 частоты импульсов на два, элемент НЕ 14, элементы И 15 — 19, элементы ИЛИ 20, . 21, элемент НЕ 22, элемент ИЛИ 23, резисторы 24 — 29, ключи 30, 31, конденсатор 32, операционные усилители

33 — 35, общую шину 36, ключ 37, конденсатор 38, резистор 39, операционный усилитель 40. Кроме того, на чертежах обозначены: U g — входной сигнал устройства U — выходной сигнал

Э

i-ro блока, U,„, U<> — сигналы на первом и втором входах распределителя импульсов; U „, — сигнал признаков типа входного сигнала U>„, который н принимает значение логического нуля", если входной сигнал U „ — непрерывный, и значение логической

"единицы", если входной сигнал U. » дискретный.

Распределитель 4 импульсов (фиг.4) служит для формирования импульсных последовательностей U u U q, обеспечивающих правильное функционирование блоков 1 и 5 ступенчатого преобразования сигнала. На его вход поступают импульсы У тактовой частоты (фиг.5). Если сигнал признака U„, представляет сооой логическую "единицу" (входной сигнал дискретный), то импульсы тактовой частоты делятся на два делителем 13 и через элементы

И 15, 17 и элемент ИЛИ 20 поступают на выход 11 в виде сигнала U, . Элемент И 19 закрыт сигналом признака

Б„ через элемент НЕ 14. В этом же режиме импульсы тактовой частоты, деленные на два делителем 13, через элементы И 16, 18 и элемент ИЛИ 21 поступают на выход 12 распределителя 4 импульсов. В результате на обоих выходах распределителя 4 будут сформированы две последовательности импульсов с частотой, деленной на два по отношению к тактовой частоте, причем на выходе 12 импульсы U„ смещены на такт по отношению к импульсам П„„ на выходе 11 (фиг,5), Когда сигнал признака U„ становится логическим "нулем" (аналоговый входной сигнал), то закрываются элементы И 17, 18, а на выходе 11 появляются импульсы U òàêòîâoé частоты.

Выходной сигнал элемента НЕ 14 обеспечивает через элемент ИЛИ 21 появление единичного импульса U, на выходе 12 распределителя 4 импульсов (фиг.5) .

Интегратор 8 (фиг.б) служит для формирования фазоопережающих добавок в режиме работы, когда входной сигнал Ug дискретный. В режиме работы, когда входной сигнал U „ - аналоговый, интегратор 8 представляет собой усилитель с коэффициентом усиления, равным единице. Если признак сигнала U„, - единичный (дискретный входной сигнал), то через элемент НЕ

22 ключ 31 разомкнут, а. через элемент ИЛИ 23 на ключ 30 поступают импульсы тактовои частоты Ug KKKpbIH импульс тактовой частоты замыкает ключ 30 и тем самым сбрасывает в нуль интегратор 8, собранный на операционном усилителе 33, резисторе 24, конденсаторе 32, В период между так".овыми импульсами Ug интегратор 8 осуществляет интегрирование напряжения U, Через суммирующий усилитель, собранный на операционном усилителе

35, резисторах 27 — 29, на выходе интегратора 8 формируется выходной сигнал U представляющий собой на каждом малом промежутке времени линейно нарастающее напряжение. Скорость изменения этого напряжения опопределяемый резистором 28, отключен ключом 31. левой логический уровень (аналоговый входной сигнал)„ то через элементы тегратор 8 блокируется, что эквивалентно заземлению входа через резистор 27 суммирующего усилителя, собранного на операционном усилителе 35 рационном усилителе 34, резисторах

25, 26, подключает вход U к второму входу суммирующего усилителя через резистор 28. По этому входу суммирующий усилитель имеет единичный коэффициент усиления, что обеспечивается выбором резисторов 28, 29. ОперациРассмотрим работу устройства в целом с момента времени t, (фиг.2), с которого входной сигнал U „ имеет дискретную форму представления. В онный усилитель 34 и резисторы 25, 26

35 служат для согласования полярностей напряжения. Таким образом, в режиме работы с аналоговым сигHcLTIOM . на выходе интегратора 8 будет напряжение .U8, равное входному напряжению U,Первый блок 1 ступенчатого преобразования сигнала (фиг.7) служит для преобразования входного сигнала П „ в дискретный (ступенчатый) сигнал, если U „ — аналоговый сигнал, и для хранения дискретного значения U » на этом случае сигнал признака U, ïðèii l1 нимает уровень логической единицы

Согласно приведенному выше описанию распределитель 4 импульсов формирует

40 в этом случае две последовательности импульсов U „ H U «, сдвинутые одна относительно другой на один такт, с частотой, уменьшенной в два раза по отношению к тактовой частоте. Первый блок 1 ступенчатого преобразова- ния сигнала фиксирует значение вход45 малом промежутке времени, если U „ дискретный сигнал. Согласно описанноного дискретного сигнала U q» по каж-, дому из импульсов U, а второй блок 5 ступенчатого преобразования сигнала фиксирует значение входного дискретного сигнала U» по каждому из импульсов UTz . На выходах указанных блоков формируются сигналы U u му ниже алгоритму работы при дискретном и аналоговом входном сигналах на первый блок 1 ступенчатого преоб50 разования сигнала поступают импульсы

U« от распределителя 4 импульсов.

Каждый импульс U„, замыкает ключ 37.

На конденсаторе 38 фиксируется значение U,,и через повторитель напряжения, собранный на операционном усилителе 40, в течение времени между тактовыми импульсами напряжение Ц„

: U соответственно. В первом блоке 2 сравнения происходит вычитание сигнала U из входного ступенчатого сигнала U < На выходе первого блока 2 сравнения формируется разностный сигнал Uq, характеризующий скорость иэз 1441346

4 фиксируется,на его выходе. Величина конденсатора 38 и резистора 39 выбирается такой, чтобы время заряда кон. денсатора 38 было значительно меньше периода следования тактовых импульсов U Hàèáîëüøåé частоты.

Второй блок 5 ступенчатого преобразования сигнала, как и первый блок ределяется амплитудным значением сиг- 10 1 ступенчатого преобразования сигнала, служит для хранения дискретного значения U íà малом промежутке времени, если входной сигнал Uö„ - дискретный," если UqT, имеет аналоговую

15 форму, второй блок 5 ступенчатого .преобразования сигнала переходит в

Если признак сигнала U „ имеет ну" режим работы повторителя напряжения.

Это обеспечивается тем, что в режиме работы с аналоговым входным сигналом

НЕ 22, ИЛИ 23 замыкается ключ 30. Ин- 20 Ue» ñ распределителя 4 импульсов проходит сигнал Б логической "единицы". Ключ 37 постоянно замкнут, и так как величина конденсатора 38 и резистора 39 выбирается описанным и резисторах 27 — 29. Замкнутый ключ 25l выше образом, то на выходе операционного усипителя 40 будет повторяться напряжение Uz„ .

В качестве второго блока 6 сравнения можно применить устройство

30 сравнения на операционном усилителе.

3441346 менения входного дискретного сигнала

U,„ за время такта импульсов V „ .

На выходе второго блока 6 сравнения аналогичным образом получается разностный сигнал У, характеризующий скорость изменения входного сигнала U „ за время такта U q .

Оба разностных сигнала U u Uq суммируются на втором сумматоре 7, щ формируя сигнал U, характеризующий скорость изменения входного дискретНо) o сигнала 0 В„на KBK+oN такте BNпульсов тактовой частоты U>, Как было показано выше, интегратор 8 при дискретном входном сигнале

U „ â каждом такте импульсов U> выра-, батывает линейно изменяющееся напряжение U, скорость изменения которого зависит от уровня сигнала U7, Сигнал :20

U поступает на первый сумматор 3, где суммируется с входным напряжением, УВ„ . В результате ка выходе сумматора 3 будет сформирован выходной сигнал Б . Поскольку сигнал Б на каждом такте U несет информацию о скорости изменения входного дискретного сигнала Uq„, то выходной дискретный сигнал U3(U „ } нелинейного устройства фазовой коррекции будет иметь по- б ложительный фазовый сдвиг по отношению к входному дискретному сигналу

U Âõ Рассмотрим теперь работу устройства для аналоговой формы входного сигнала 0 В„(фиг.3). Пусть с некоторого момента времени t g сигнал ОВ„ становится аналоговым. В этом случае сигнал признака 0 Впринимает уровень логического "нуля". Согласно описан" ному выше принципу работы распреде" лителя 4 импульсов последний формирует в этом режиме на выходе 11„„ импульсы с частотой, равной тактовой частоте, а на выходе U« вырабатыва4б ется уровень логической "единицы".

Тактовые импульсы U, поступают на первый блок t ступенчатого преобразования сигнала, который работает в этом режиме, как в прототипе. Уровень логической "единицы" 0„1 переводит второй блок 5 ступенчатого преоб- разования сигнала в режим повторителя напряження БВ„. В результате на оба входа второго блока 6 сравнения поступают одинаковые напряжения и его

55 выходной сигнал Uq равен нулю. Вы;ходной сигнал V„ второго сумматора

7 в этом случае равен входному сигналу U, который вырабатывается как разностный сигнал между БВ„и U в первом блоке 2 сравнения. Интегратор

8 в случае, когда сигнал U, признака равен логическому "нулю", переходит в режим повторителя, как было показано в списании работы интегратора 8.

Выходной сигнал его БВ в этом случае равен входному U или, что то же самое, U . В результате на первом сумматоре происходит суммирование сигналов Ug и входного сигнала УВх, как в нелинейном устройстве-прототипе фазовой коррекции.

Таким образом, использование новых элементов — распределителя импульсов, второго блока ступенчатого преобразования сигнала, второго блока сравнения„ второго сумматора и управляемого интегратора — выгодно отличает предлагаемое нелинейное устройство фазовой коррекции от известного, так как позволяет вносить положительный фазовый сдвиг выходного сигнала по отношению к входному как для аналогового, так и дискретного входного сигнала„ то есть расширить диапазон корректирующих сигналов. формула изобретения

Нелинейное устройство фазовой коррекции по авт. св. Р 767700, о т л и-, ч ающее ся тем, что, сцелью расширения диапазона сигналов, корректируемых устройством, в нем дополнительно установлены распределитель импульсов, второй блок ступенчатого преобразования сигнала, второй блок сравнения сигнала, второй сумматор и интегратор, причем выход первого блока сравнения подключен к первому входу первого сумматора через последовательно соединенные второй сумматор и интегратор, тактовый вход и вход "Признак входного сигнала" устройства подключены соответственно к первому и второму управляющим входам интегратора и к первому и второму входам распределителя импульсов, соединенного первым входом с вторым входом первого блока ступенчатого преобразователя сигнала, а вторым выходом — с первым входом второго блока ступенчатого преобразователя сигнала, выходом подключенного к первому входу второго блока сравнения, а вторым входом — к входу анализато7 1441346 8 ра входного сигнала, к первому входу второго блока сравнения, соединенно- первого блока ступенчатого нреобра- го выходом с вторым входом второго зованьщ сигнала и к второму входу сумматора. i

3443346

1441346 f0

1441346

Составитель Г.Нефедова .Текред Л.олийнык Корректор Э.Лончакова

Редактор А.Маковская

Заказ 6285/50 Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4