Устройство для умножения на коэффициенты

 

Изобретение относится к вычислительной технике и может быть использовано при построении устройств цифровой обработки сигналов. Цель изобр. ретения - расширение области применения за счет формирования результата умножения в прямом коде со знаком. Предложенное устройство содержит сум-г матор-вычитатель 1, три сдвиговых регистра 2, 3, 4, регистр 5 множимо -- го,два регистра 6, 7 коэффициента, два коммутатора 8, 9, счетчик 10 по модулю 2К, регистр 11 знака множимого , регистр 12 знака коэффициента, два элемента ИСКЛЮЧАКЯЦЕЕ ИЛИ 13, 14, элемент И 15, шину 16 множимого, две шины 17. 18 коэффициента, установочньй вход 20, тактовый вход 21, шину 22старших разрядов результата, шину 23младших разрядов результата, последовательный выход 24 результата и выход 25 знака результата с соответствуюптами связями. Устройство производит умножение К-разрядного множимого на К-разрядный коэффициент. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

" РЕСПУБЛИК

442987 А1 (19) (И) (51)4 G 06 F 7 49

Г((." л

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4182444/24-24 (22) 12.11.86 (46) 07.12.88. Вюл. Р 45 (71) Винницкий политехнический институт (72) С.Л. Титов, Е.Н. Титова и А.И. Власюк (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 1305663, кл. С 06 Р 7/49, 1986.

Авторское свидетельство СССР

Р 1397901, кл. G 06 F 7/49, 1986. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ НА

КОЭФФИЦИЕНТ11 (57) Изобретение относится к вычислительной технике и может быть использовано при построении устройств цифровой обработки сигналов. Цель изобг-. ретения — расширение области применения за счет формирования результата умножения в прямом коде со знаком.

Предложенное устройство содержит сумматор-вычитатель I, три сдвиговых регистра 2, 3, 4, регистр 5 множимо"

ro, два регистра 6, 7 коэффициента, два коммутатора 8, 9, счетчик 10 по модулю 2К, регистр 1! знак" множимого, регистр 12 знака коэффициента, два элемента ИСКЛЮЧАЮЦЕЕ ИЛИ 13, 14, элемент И 15, шину 16 множимого, две шины 17> 18 коэффициента, установочный вход 20, тактовый вход 21, шину

22 старших разрядов результата, шину

23 младших разрядов результата, последовательный выход 24 результата и выход 25 знака результата с соответствующими связями. Устройство производит умножение К-разрядного множимого на К-разрядный коэффициент.

1 ил.

144298 7

О 0 ° ..0 1 О...О 10 —

M С старшие разряды

Изобретение относится к вычисли.тельной технике и может быть исполь, зовано при построении устройств циф— ровой обработки сигналов.

Цель изобретения — расширение области применения за счет формирования результата умножения в прямом коде со знаком.

На чертеже представлена функциональная схема устройства.

Устройство для умножения на коэффициенты содержит сумматор-вычитатель

1, первый, второй и третий сдвиговые регистры 2-4, регистр 5 множимого, первый и второй регистры 6 и ° 7 коэффициента, первый и второй коммутаторы 8 и 9, счетчик 10 по модулю 2К, Последовательный сумматор-вычитатель 1 осуществляет суммирование (вычитание) множимого с (из) суммой час- 30 тичных произведений, формируемой на его выходе. Эта сумма задерживаетея на С тактов посредством первого сдвигового регистра 2 и первого коммутатора. Конкретная величина задержки З5 определяется кодом первой части коэффициента, который хранится в первом регистре 6 коэффициента и поступает на управляющие входы первого коммутатора 8. Регистр 5 множимого осущест- 10 вляет хранение и потактовый сдвиг множимого, поступающего на второй вход последовательного сумматора-вычитателя 1. Третий сдвиговый регистр

4 и второй коммутатор 9 производят 45 формирование В нулей и K-В младших . разрядов множимого, которые поступают на вычисление в последние К тактов вычисления. Конкретное число нулей В определяется кодом второй части коэффициента, который хранится во втором регистре 7 коэффициента и поступает на управляющие входы второго коммутатора 9.

Первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13 прбпускает без изменения число, по". ступающее с выхода второго коммутатора 9, которое используется- при вычислении в последние К тактов вычислерегистр ll знака множимого, регистр

12 знака коэффициента, первый и вто-, рой элементы ИСКЛЮЧАЮ11ИЕ ИЛИ 13 и 14, элемент И 15, шину 16 множимого, первую и вторую шины 17 и 18 коэффициента, вход 19 знака коэффициента, ус" тановочный вход 20, тактовый вход

21, шину 22 старших разрядов результата, шину 23 младших разрядов ре-. зультата, последовательный выход 24 результата и выход 25 знака результата с соответствующими связями.

Устройство производит умножение

К-разрядного множимого на К-разрядный коэффициент, абсолютное значение мантиссы которого имеет вип.

О 1 О...О 10 ...0 1 ния, в случае, если множимое положительное, и инвертирует число, поступающее с выхода второго коммутатора

9, если множимое отрицательное. Регистры 11 и 12 знака множимого и коэффициента осуществляют хранение знакового разряда соответственно множимого и коэффициента весь цикл умножения. На инверсном выходе старшего разряда счетчика 10 по модулю 2К первые К тактов вычисления присутствует сигнал "Лог.l", а последние К так .r: тов — "Лог.О". На выходе элемента И

15 формируется сигнал, определяющий операцию, которую выполняет последовательный сумматор-вычитатель 1, Причем в случае, если множимое положительное, то в первые К тактов каж-: дого цикла вычисления последовательный сумматор-вычитатель осуществляет суммирование, а последние К тактов вычитание. В случае, если множимое отрицательно, всд 2К тактов производится вычитание. Второй элемент ИСКЛЮЧАЮЦЕЕ ИЛИ 14 формирует знак результата умножения.

Устройство работает следующим об разом.

В начале каждого цикла вычисления на установочный вход 20 устройства поступает импульс, который производит обнуление последовательного суммато144298 ра-вычитателя 1, счетчика 10 и первого, второго и третьего сдвиговых регистров 2-4. Этим же импульсом производится запись множимого с шины 16 множимого в регистр 5 множимого, пер5 вой и второй частей коэффициента со-. ответственно с первой и второй шин

17 и 18 коэффициента в первый и второй регистры 6 и 7 коэффициента, знака множимого со старшего (знакового) разряда шины 16 множимого в регистр

11 знака множимого и знака коэффициента с входа 19 знака. коэффициента в регистр 12 знака коэффициента. Затем на тактовый вход 21 устройства начинают поступать тактовые импульсы, причем их количество в каждом цикле умножения равно 2К.

С началом поступления тактовых 20 импульсов в регистре множимого производится потактовый сдвиг множимого, которое, начиная с младшего разряда, поступает на второй вход последовательного сумматора-вычитателя 1 и в зависимости от значения управляющего сигнала, поступающего с выхода эле-.мента И 15, суммируется или вычитается из значения суммы частичных произведений, которая поступает на первый вход последовательного сумматора-вы". читателя 1 с его же выхода, но задержанная на С тактов в первом сдвиговом регистре 2 и первом коммутаторе 8.

В течение 2К тактов вычисления с выхода младшего разряда первого сдвигового регистра 2 на последовательный выход 24 произведения устройства последовательно поступают 2К бит результата умножения в прямом коде, Последние К тактов вычисления с выхода старшего разряда первого сдвигового регистра 2 во второй сдвиговый регистр 2 переписываются К младших разрядов произведения. В результате в конце каждого цикла умножения во втором сдвиговом регистре 3 оказываются сформированными К младших разрядов произведения, которые поступают на шину 23 младших разрядов произведения устройства, а в первом сдвиговом регистре 2 — К старших разрядов произведения, которые поступают на шину 22 старших разрядов произведения устройства. Результат умножения представлен в прямом коде. Знак результата умножения формируется вторым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 14 в зависимости от знаков множимого и коэффициента, хранящихся соответственно в регистре 11 знака множимого и регистре 12 знака коэффициента.

Знак результата умножения поступает на выход 25 знака устройства.

Формула изобретения

По мере выхода из регистра 5 мнот жимого младших разрядов множимого в него на освободившееся место с выхода первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

13 вновь записывается значение множимого, если оно положительное, или число, ему инверсное, в случае отрицательного множимого. Причем в связи с тем, что в начале каждого цикла умножения третий сдвиговый регистр 4 обнуляется, между старшим разрядом множимого, первоначально записанного в регистр 5 множимого, и младшим разрядом вновь записываемого числа формируется В нулей (B> 0).В результате после К тактов вычисления в регистре

5 множимого сформировано число, состоящее из В нулей и К-В бит младших разрядов множимого; или число, инверсное этому. Это число в течение последних К тактов вычисления поступает на второй вход последовательного сумматора-вычитателя 1.

Устройство для умножения на коэффициенты, содержащее первый и второй коммутаторы, первый, второй и третий сдвиговые регистры, счетчик по модулю

2К (где К вЂ” разрядность множимого и коэффициента), первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ элемент И, первый и второй регистры коэффициента, регистр множимого, регистр знака множимого, регистр знака коэффициен45 та и последовательный сумматор-вычитатель, выход которого соединен с информационным входом первого сдви гового регистра, разрядные выходы которого соединены соответственно с информационными входами первого коммутатора, информационные входы первого и второго регистров коэффициента соединены соответственно с разрядами первой и второй шин коэффициента уст"

55 ройств а, раз рядные выходы первого и второго регистров коэффициента соединены соответственно с управляющими входами первого и второго коммутато5 1442987 б ров, выход первого коммутатора сое- ра соединен с последовательным выходинен с первым входом последователь- дом результата устройства, выход ного сумматора-вычитателя, выход вто- старшего разряда первого сдвигового рого коммутатора соединен с вторым регистра соединен с информационным входом первого элемента ИСКЛЮЧАЮЩЕЕ входом второго сдвигового регистра, ИЛИ, выход которого соединен с инфор- Разрядные выходы которого соединены мационным входом регистра множимого, соответственно с шиной младших разряустановочные входы которого соедине- дов Результата устройства, установочны соответственно с разрядами шины р ный вход устройства соединен с входа-. мйожимого устройства, выход регистра ми установки в 0 счетчика по модулю и множимого соединен с вторым входом 2К, последовательного сумматора-вычипоследовательного сумматора-вычита- тателя, первого, второго и третьего теля, информационным входом третьего . сдвиговых регистров и с входами раэсдвигового регистра и с первым инфор- 15 Решения записи регистра множимого, мационным входом второго коммутатора, регистра знака множимого, регистра каждый (i+1)-й информационный вход знака коэффициента и первого и второкоторого, начиная с второго, соединен го регистров коэффициента, тактовый с i-м разрядным выходом третьего вход устройства. соединен с тактовыми сдвигового регистра, начиная с перво- >< входами счетчика по модулю 2К, послего разряда, информационный вход ре- довательного сумматора-вычитателя, гистра знака множимого соединен со первого, второго и третьего сдвигостаршим (знаковым) разрядом шины мно- вых регистров и регистра множимого, жимо го ус тройс тва, прямой и инверс- отличаюшеесятем,что,с ный выходы регистра знака множимого 2я целью расширения области применения соединены с первыми входами соответ- за счет формирования результата умноственно первого элемента ИСКЛЮЧАЮЩЕЕ жения в прямом коде со знаком, инИЛИ и элемента И, вход знака коэфЛи- версный выход старшего разряда счетциента устройства соединен с информа- чика по модулю 2К соединен с вторым ционным входом регистра знака коэф- ЗО входом элемента И, выход которого фициента, выход которого соединен с соединен с управляющим входом послепервым входом второго элемента ИСКЛО- довательного сумматора-вычитателя, ЧАЮЩЕЕ ИЛИ, разрядные выходы первого прямой выход регистра знака множимосдвигового регистра соединены соот- го соединен с вторым входом второго ветственно с шиной старших разрядов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход ко35 результата устройства, выход младше- торого является выходом знака резульго разряда первого сдвигового регист- тата устройства.

Составитель В. Гусев

Редактор О. Юрковецкая Техред Л.Сердюкова Корректор М. Иаксимишинец

Заказ 6385/45 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

313035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4