Устройство микропрограммного управления

 

Изобретение относится к области вычислительной техники, а именно к программному управлению технологическим оборудованием, и может быть использовано при построении программируемых контроллеров. Цель изобретения - расширение области применения за счет самоконтроля. Устройство микропрограммного управления содержит блок памяти, регистр микрокоманд , дешифраторы, мультиплексор, генератор тактовых импульсов, группу триггеров, группы элементов ИСКЛОЧАЮ- ЩЕЕ ИЛИ, элемент ИСКЛОЧАКЯЦЕЕ ИЛИ, элементы И, триггеры, элементы ИЛИ, элементы задержки, группу элементов задержки, одновибратор, элементы 2И-ИЛИ, группу элементов И. Устройство позволяет идентифицировать три приоритетных уровня ошибки, переходить к выполнению микропрограммы по обработке аварийного режима или „осуществлять экстренное отключение устройства, а также обеспечивает сигнализацию наличия и уровня -ошибки. 4 ил., 1 табл. о S (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 С 06 F 9/00

ОПИСАНИЕ, ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ мируемых контроллеров. Цель изобретения — расширение области применения за счет самоконтроля. Устройство микропрограммного управления содержит блок памяти, регистр микрокоманд, дешифраторы, мультиплексор, генератор тактовых импульсов, группу триггеров, группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И, триггеры, элементы ИЛИ, элементы задержки, группу элементов задержки, одновибратор, элементы

2И-HJIH группу элементов И. Устрой ство позволяет идентифицировать три приоритетньк уровня ошибки, переходить к выполнению микропрограммы с по обработке аварийного режима или

Ж осуществлять экстренное отключение устройства, а также обеспечивает сигнализацию йаличия и уровня -ошибки.

4 ил., 1 табл.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4250982/24-24 (22) 02.04.87 (46) 15.12.88. Вюл. ¹- 46 (71) Московский автомобильный завод им. И.A,Ëèõà÷åâà (72) В.И.Хохлов и А.И.Андерсон (53) 681.3(088.8) (56) Мейзда Ф. Интегральные схемы: технология и применение. М.: Мир, 1981 с. 162, рис. 5.37.

Авторское свидетельство СССР

¹ 1236476, кл. G 06 F 9/22, 1984. (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ (57) Изобретение относится к области вычислительной техники, а именно к программному управлению технологическим оборудованием, и может быть использовано при построении програм„„SU„„1444762 А1

1444762

Изобретение относится к вычислительной технике, а именно к программному управлению технологическим оборудованием, и может быть использовано при построении программируемых устройств управления.

Цель изобретейия — расширение области применения устройства за счет самоконтроля. 10

На фиг.1 изображена структурная схема предлагаемого устройства, на фиг.2 — временные диаграммы работы устройства, иллюстрирующие взаимное расположение сигналов на выходах бло- 15 ков устройства; на фиг.3 — переключтельная схема, изображенная в виде диаграммы релейной символики, на фиг.4 — блок-схема алгоритма работы устройства. 20

Устройство содержит блок 1 памяти, регистр 2 микрокоманц, первый дешифратор 3, мультиплексор 4, генератор 5 импульсов, группу триггеров 6, вход 7 начальной установки устройст- 25 ва, вход 8 логических условий устройства, информационный выход 9 устрой- ства, выход 10 номера модифицируемого разряда кода микрооперации, выход

11 номера анализируемого логического условия, выход 12 кода микрооперации, выход 13 признака разрешения выдачи кода микрооперации, второй дешифратор 14 второй 15 и первый 16 элементы И, первый 17 и второй 18 триггеры, второй 19 и первый 20 элементы ИЛИ, первый 21, второй 22 и третий 23 элементы задержки, одновибратор 24, первую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 25, элемент ИСИПОЧАЮЩЕЕ

ИЛИ 26 вторую группу ИСКДОЧАЮЩЕЕ

ИЛИ 27, группу элементов 28 задержки, выходы 29 триггеров группы, элемент 2И-ИЛИ 30, группу элементов

И 31, выход 32 признака аварии, вы- 45 ход 33 признака ошибки и выход 34 ти- па ошибки.

Устройство работает следующим образом.

Значения логических условий поступают через вход 8 устройства и циклически анализируются. Вычисленные в виде кода микрооперации значения функций запоминаются в триггерах 6 и поступают на выход 9 устройства. В каждом такте микрокоманда из. блока 1 памяти загружается в регистр 2 микро- команд. Адрес следующей микрокоманды формируется в соответствии со значением (О или 1) анализируемого аргумента — логического условия или промежуточного результата вычисления (фракции), подаваемого через мультиплексор 4 и элемент ИСКЛОЧАЮЩЕЕ

ИЛИ 26 на третий адресный вход блока 1 памяти и содержимого регистра 2 микрокоманд, поступающего на адресные входы блока 1 памяти. Еслй анализируемый аргумент входит в вычисляемую булевую функцию с инверсией и равен "1" или входит без инверсии и равен "О", то из блока 1 памяти выбирается следующая микрокоманда, соответствующая аргументу, входящему в дизъюнкцию к анализируемой части функции. Если такая дизъюнкция отсутствует, то выбирается следующая микрокоманда, инициализирующая через первый, дешифратор 3 установку в "О" соответствующего триггера 6 группы. Если анализируется аргумент, входяп1ий в вычисляемую булевую функцию с инверсией и равный "О" или входящий беэ инверсии и равный "1", то из блока 1 памяти выбирается следующая микроко,манда, соответствующая аргументу,входящему в конъюнкцию к анализируемой части функции. Если таковая конюнкция отсутствует, то выбирается следующая микр команда, инициализирующая через дешифратор 3 установку в

" 1" соответствующего триггера 6 группы.

Если выполняется микрокоманда, инициализирующая установки триггеров 6 группы в состояние "О" или "1", то выход триггера 6 контролируется через элемент ИСКЛОЧА1ОЩЕЕ ИЛИ 25 первой группы, мультиплексор 4 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 26. Если состояние триггера 6 группы совпадает с желаемым, то выбирается следующая микрокоманда, соответствующая проверке аргумента для вычисления очередного кода микрооперации. Если состояние триггера 6 группы не совпадает с желаемым, то снова выбирается микрокоманда, соответствующая требуемой установке, Выбранная микрокоманда в следующем такте загружается в регистр 2 микрокоманд, и вышеуказанный процесс возобновляется.

Запись в регистр 2 микрокоманд может инициализировать по положительному фронту. импульсов с генератора 5, а запись кода микрооперации в триг3 14447

rep 6 группы — по отрицательному фронту.

Перед началом работы устройства на вход ? начальной установки подает.5 ся импульс установки в исходное состояние, длительность которого превышает максимально возможное время, необходимое для вычисления кода микрооперации, при этом осуществляется сброс триггеров 6 группы, а также с первого по третий триггеров устройства (фиг.2).

В случае нормального функционирования "0" с выхода первого элемента

21 задержки обеспечивает блокировку второго дешифратора 14, при этом низкие уровни сигналов на выходах последнего, поступая на одни входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 25 первой группы, 20 дают возможность для работы этих элементов в режиме повторения сигналов на их других входах. Сигнал "0" с выхода второго элемента 22 задержки поступае через второй элемент И 15 25. на вход элемента ИСКЛЮЧЖОЦЕЕ ИЛИ 26, обеспечивая прохождение сигнала с мультиплексора 4 на блок 1 памяти без инверсии. Сигнал "0" с выхода третьего триггера 18 через одновибратор 24 ЭО поступает на входы элементов 2И-ИЛИ 30 и И 31,обеспечивая беспрепятственное прохождение информации с выхода ре— гистра 2 микрокоманд на входы блока 1 памяти.

В случае нарушения работы устройства (например, из-за нарушения контактов разъемных соединений, связывающих узлы устройства, выхода из строя триггеров 6 группы, регистра 2 щ

; микрокоманд, мультиплексора 4, генератора 5 и т.п.) информация на выходе регистра 2 микрокоманд перестает сменяться. Обеспечение фиксации одной и той же информации в регистре 2 45 микрокоманд может быть, осуществлено программно, т.е. в результате повторения циклов выбора одной и той же микрокоманды при неудовлетворительной инициализации циклов записи очередно- 50 го кода микрооперации в триггеры 6 группы. При этом на выходах элементов ИСКЛЮЧА10Ц ЕЕ ИЛИ 27 второй группы перестают появляться импульсы, осуществляющие через элемент IUIH 20 сброс55 первого элемента 21 задержки. Элемент 21 задержки обеспечивает задержку сигнала высокого уровня на время (несколько циклов генератора 5), G2 4 обеспечивающее достоверное определение нарушения в работе устройства и имеет малое время восстановления.

Элементы 28 задержки группы настроены на время задержки, равное половине длительности периода генератора 5, обеспечивающее формирование на выходе элемента ИЛИ 20 импульса, перекрывающего по длительности время восстановления элемента 21 задержки. Появ-. ление "1" на выходе элемента 21 задержки фиксируется в триггере 1? установкой его в состояние "1" и установкой сигнала "1" на выходе 33 признака ошибки устройства. Единичный сигнал с выхода элемента Х1 задержки разрешает работу дешифратора 14, который обеспечивает перевод элемента

ИСКЛ10ЧЛОЩЕЕ ИЛИ 25 первой группы, соответствующего выходу устройства, определяемому номером модифнцируемого разряда кода микрооперации, в режим инвертирования входной информации. При этом по переключению выходов регистра 2 микрокоманд судят о наличии ошибки первого ряда (например, перегорание одного из предохранителей) . Если переключение регистра 2 микрокоманд не прошло через время, превышающее длительность одного цикла генератора 5, то срабатывает второй элемент 22 задержки и через элемент И 15 элемент ИСКЛЮЧИОЩЕЕ

ИЛИ 26 переводится в режим инвертирования входной информации. Если и после этого переключение регистра 2 микрокоманд, свидетельствующее о наличии ошибки второго рода, не произошло через время, превышающее длительность цикла генератора 5, то срабатывает третий элемент 23 задержки, в результате чего на выходе 32 устройства появляется сигнал "1", сигнализирующий об аварии, через элемент

ИЛИ 19 осуществляется сброс триггеров 6 группы и обеспечивается отключение устройства от объекта управления.

Если была зафиксирована ошибка первого или второго рода т.е. произошло переключение регистра 2 микрокоманд,, то на выходе элемента ИЛИ

20 формируется импульс, сбрасывающий с первого по третий элементы задержки, в результате чего на выходе элемента И 16 появляется "1", устанарливающая триггер 18. При этом в триггере 35 фиксируется тип ошибки: "0"

5 14447 ошибка первого рода ИЛИ "1" — ошибка второго рода. Единица с выхода триггера, 18 блокирует через дешифратор 14 и элемент И 15 переключение элементов ИСКДОЧА1ОЩЕЕ ИЛИ 26 в режим

5 инвертирования и осуществляет запуск одновибратора 24; формирующего импульс, длительность которого превышает длительность периода генератора 5. Указанный импульс, поступая на элементы 2И-ИЛИ 30 и И 31, обеспечивает формирование вектора (следующего адреса микрооперации), соответствующего роду ошибки. Дальнейшая обработ- 15 ка микропрограммы осуществляется в зависимости от рода Ьшибки. Тип ошибки может быть считан с выхода 34 устройства.

Проиллюстрируем работу устройства при реализации булевых функций, представленных в виде диаграммы .релейной символики (фиг.3).

Идентификационный номер контактов (аргументов) и катушек реле (функ- 25 ций) указан на диаграмме (фиг.3) цифрой, стоящей перед точкой. Этот номер занимает поля 10 и 11 микрокоманд.

Пусть в процессе вычислений аргумент анализируется на более восьми раз, тогда разрядность поля 12 микрокоманды равны 3.

Очередность проверки аргумента с одним идентификационным номером в про, 35 цессе обработки микропрограммы указаны на диаграмме (фиг.3) цифрами, стояпщми после точки. При реализации переключательной схемы (фиг.3) в случае нормального функционирования устройство будет работать по алгоритму (фиг.4), логические блоки которого вы- . л полняют следующие действия: проверяют логическое условие I на равенство "0";

45 проверяют логическое условие 2 иа равенство "0"," проверяют логическое условие 3 на равенство "0"; проверяют значение функции 4 на 5< равенство "0", проверяют значение функции 5 на равенство "0"; устанавливают значение функции 4 равным "1";

55 устанавливают значение 5 равным й1и; устанавливают значение функции 4 равным "0";

62

6 устанавливают значение функции 5 равным "0".

В таблице представлен пример программирования блока f памяти по пе-реключательной схеме (фиг.3) где 1 — логическая единица

0 — логический ноль;

Х - безразличное состояние;

4К)- идентификационный номер аргумента или функции.

В данном -примере в случае ошибки второго рода обеспечивается программная блокировка изменения состояния регистра 2 микрокоманд и тем самым генерация сигнала "Авария". В случае ошибки первого рода иницианализируется отключение функций 4 и 5 и включение функций 6 (на диаграмме (фиг.3) не показана), с помощью которой может быть осуществлено отключение вводного контактора питания системы управления "стоящего" на самоблокировке и снятия питающих напряжений.

Формула изобретения

Устройство микропрограммного управления, содержащее блок памяти, регистр микрокоманд, первыи дешифратор, генератор тактовых импульсов и группу триггеров, причем выход блока памяти подключен. к информационному входу регистра микрокоманд, синхровход которого подключен к выходу генератора тактовых импульсов, вход

К-го логического условия устройства подключен к К-му.информационному входу мультиплексора (К-1,1I, где И— число логических условий устройства, выход номера модифицируемого разряда кода микрооперации регистра микрокоманд подключен к информационному входу первого дешифратора и к перво-, му управляющему входу мультиплексора, выход номера анализируемого логи,ческого условия регистра микрокоманд подключен к первому стробирующему входу первого дешифратора и второму управляющему входу мультиплексора, выход кода микрооперации регистра микрокоманд подключен к информационным входам триггеров группы, выход признака разрешения выдачи кода микрооперации регистра микрокоманд подключен к второму стробирующему входу первого дешифратора, К-й выход которого подключен к синхровходу К-ro триггера группы, выход генератора так1444762 товых импульсов соединен с синхровходом регистра микрокоманд и третьим стробирующим входом первого дешифратора, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет самоконтроля,оно содержит второй дешифратор, первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 10 и второй элементы И, с первого по третий триггеры, первый и второй элементы ИЛИ, с первого по третий элементы задержки, группу элементов задержки, одновибратор, элемент 2И-ИЛИ и груп- 15 пу элементов И, выходы которых соединены с груйпой адресных входов блока памяти, первый и„второй адресные входы которого подключены соответственно к выходу элемента 2И-ИЛИ и выхо-20 ду элемента ИСКДОЧАЮР(ЕЕ ИЛИ, выход третьего триггера соединен с третьим адресным входом блока памяти, входом одновибратора,инверсным входом второго элемента И и инверсным стробирую-25 щим входом второго дешифратора, информационный вход которого соединен с выходом номера модифицируемого разряда кода микрооперации регистра микрокоманд, выход первого элемента за- 30 держки подключен к прямому стробирующему входу второго дешифратора, инверсному входу первого элемента И, входу установки первого триггера и входу второго элемента задержки, выход которого соединен с прямым входом второго элемента И, входом третьего элемента задержки и входом установки в "3" второго. триггера, вход сброса которого подключен к входу сброса 40 первого триггера, первому входу второго элемента ИЛИ и входу установки устройства в исходное состояние, выход

К-ro триггера группы соединен с K-ым информационным выходом устройства и первым входом К-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, выход которого соединен с (И+К)-ым информационным входом мультиплексора, выход которого соелинен с первым входом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к выходу второго элемента

И, вторые входы элементов ИСКЛЮЧАЮЦЕЕ ИЛИ первой группы соединены с соответствующими выходами второго дешифратора, прямые входы элементов И группы подключены поразрядно к выходам номера модиФицируемого разряда кода м»»крооперации, номера анализируемого логического условия и признака разрешения выдачи кода и Жкрооперации регистра микрокоманд, выход кода микрооперации которого соединен с первым прямым входом элемента 2И-ИЛИ, второй прямой вход которого подключен к выходу второго триггера и выходу признака ошибки устройства, выход одновибратора соединен с третьим прямым и инверсным входами элемента 2И-ИЛИ и инверсными входами элементов И группы, выход второго элемента ИЛИ соединен с входами сброса триггеров группы, выход третьего элемента задержки соединен с вторым входом второго элемента ИЛИ и выходом признака аварии устройства, вход установки которого соединен с выходом первого триггера и сигнальным выходом ошибки устройства, выходы регистра микрокоманд прразрядно подкиючены к входам соответствующего элемента задержки группы и первому входу соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, второй вход и выход которого подключены к выходу соотВетствующего элемента задержки группы и входу -первого элемента ИЛИ, инверсный выход которого соединен с входом первого элемента задержки.! 444762

1О

Адрес

Данные

Вьиоды регистра 2

Признак ошибЗначение логичес13 кого условия

О 0

О 0

О О

О 0

1 е

О О

1 1

О 0

1 1

О О

{2) (4) (2) (3) 0 0 (2) (4) О О

О 0 (3) О (2) (3) О

° (4) О О (2) О (5) О

0 О. (4) О О

О

Ф (4) (5) (4) 0 . 0 (4) 0 (4) О (4) О (4) 0 (4) (4) (5) (2) 0 (2) {5) (2) (4) (4) (5) (4) (5) (5) (5) (5) (5) 0 (5) (5) Выходы регистра 2

13

12.

БИТЗ БИТ2 БИТ1

0 О

1

1 1

1 . 1

О. О

О О

О

О

О . О

0 О

1

1 1

11 10 (2) (5) 0

БИТЗ БИТ2.О 1 1

1 1

О 0

1 1.0 1

О О

1 1

О О

1 1

1 1

О О

12 11 10

БИТ1!

l444762

Продолжение таблицы

Адрес

Дакные

Значение логического условия

Выходы регистра 2

Признак ошиб10

12

БИТ 7 (О) (О) Х (О) (4) О

1 4

Х (4 ) 0 (5) Х

О (4) (6) Х

Выходы регистра 2

13 12

БИТЗ БИТ2 БИТ1

О О

О О

1 1

1 1

1 1

БИТЗ БИТ 2

0 0

1 1

1 !

0 ° (5)

1 (6) 1444762

Ае0и мР/%ЖЛ И

Я 0д Я7ри гера 17

Яыюд

IIpuepEpu fE

Ягод

zrtewewrnu 2У.

Ю,@Рлв4 М Я2 D

/ г ——

r I

/ /

ЖФРФ

W+4CBdd+CF Я5

Ф/ХРд

phF h57Q ГЯ

8ювдгж

parnupu

&%60 звекенаа26

Рююдргeucm Г

Уыил агрФв а РР

Составитель А.Афанасьев

Редактор А.Ренин Техред Л.Олийньпс Корректор И.Муска

Закар 6482/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытйй..

113035, Москва, Ж-35, Раушская наб., - д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4