Устройство для контроля последовательностей импульсов

 

Изобретение относится к области импульсной техники и предназначено для проверки многоканальных иМпульсных последовательностей. Отличительной особенностью устройства является то, что оно позволяет увеличить достоверность контроля за счет нарушения очередности последовательности конт- , ролиррвать последовательности импульсов разных типов. Целью изобретения является увеличение достоверности контроля. Поставленная цель достигается введением одновибратора 5, элемента 1 задержки, регистра 3, блока 1 постоянной памяти. 2 ил. S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 11/16

1» м» Дю-, г\. ) (., с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н Д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4284147/24-24 (22) 13.07.87 (46) 15.12.88. Вюл. Р 46 (72) Г,И.Тимонькин, С.Н.Ткаченко и В.С.Харченко (53) 683.3(088.8) (56) Авторское свидетельство СССР

Р 930632, кл. Н 03 К 5/19, 1982, Авторское свидетельство СССР

P- 1256184, кл. Н 03 К 5/19, 1985.

„„SU„„1444777 Д 1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИИПУЛЬСОВ (57) Изобретение относится к области импульсной техники и предназначено для проверки многоканальных импульсных последовательностей. Отличительной особенностью устройства является то, что оно позволяет увеличить достоверность контроля эа счет нарушения очередности последовательности конт1 ролиравать последовательности импульсов разных типов. Целью изобретения является увеличение достоверности контроля. Поставленная цель достигается введением одновибратора 5, элемента 7 задержки, регистра 3, блока 1 постоянной памяти. 2 ил.

1444777

Изобретение относится к импульсной технике и предназначено для проверки многоканальных импульсных последовательностей в системах контроля циф5 ровых устройств аппаратуры управления и связи °

Цель изобретения — увеличение достоверности контроля.

На фиг. 1 изображена функциональ- 10 ная схема предлагаемого устройства; на фиг. 2 - временные диаграммы его работы.

Устройство содержит блок 1 посто" янной памяти, счетчик 2, регистр 3, 15 мультиплексор 4, одновибратор 5, эл"мент ИЛИ 6, элемент 7 задержки, элемент 8 запрета, входы 9 контролируемых последовательностей, группу входов 10 задания номера контролиру- 20 емой последовательности, вход 11 разрешения записи и выход 12 ошибки.

Устройство работает следующим образом.

Перед началом работы все элементы 25 памяти устройства устанавливаются в исходное состояние (цепи установки исходного состояния условно не показаны), а на группу входов 10 устройства подается код номера контролиру- 30 емой входной последовательности, который записывается в регистр 3 по импульсу, поступившему на вход 11 устройства. После этого из соответствующей ячейки блока 1 постоянной памяти считывается код номера входа 9i устройства, по которому должен поступить импульс контролируемой последовательности. Этот код в качестве адреса поступает на вход мультиплек- 40 сора 4, который подключает вход 9i к выходу, после чего устройство переходит в режим ожидания.

Если на вход 9i поступит импульс, то он пройдет на выход мультиплексора 4 и по его заднему фронту счетчик

2 переключится в очередное состояние.

В результате из блока 1 постоянной памяти будет считан код номера входа

9j по которому должен поступить оче50 редной импульс контролируемой. входной последовательности, а мультиплексор 4 подключит этот вход ко входу счетчика 2. Одновременно по переднему фронту импульса на выходе мультиплексора 4 сработает.одновибратор 5, которнй сформирует импульс, длительность которого превышает максимальную длительность импульсов, поступающих на входы 9 устройства, плюс время задержки этих импульсов на элементах 6 и 7. В результате элемент запрета будет закрыт на все время действия импульса, поступившего на вход 9i и далее через элементы

ИЛИ 6 и элемент 7 задержки на вход элемента запрета. Сигнал ошибки на выходе 12 устройства не будет сформирован, так как поступивший импульс принадлежит контролируемой последовательности (фиг. 2а).

Если очередной импульс поступит, например, на вход 9k 9j, то он не пройдет на выход мультиплексора 4, так как одновибратор 5 не сработает, в результате чего элемент

8 запрета будет открыт. В результате поступивший ложный импульс пройдет через элемент ИЛИ 6, элемент 7 задержки и далее через элемент 8 запрета, в результате чего на.выходе 12 устройства будет сформирован сигнал ошибки (фиг. 2б), По окончании контролируемой последовательности из блока 1 постоянной памяти считывается нулевой код, в результате чего ни один из входов 9 . не будет подключен к входам счетчика

2 и одновибратора 5, в результате чего любой .южный импульс, поступивший на входы 9, будет обнаружен, т,е. на выход l2 устройства поступит сигнал ошибки,.

Формула изобретения

Устройство для контроля последовательностей импульсов, содержащее мультиплексор, счетчик, элемент ИЛИ и элемент запрета, причем входы контролируемых последовательностей устройства соединены с входами элемента ИХМ и,с информационными входами мультиплексора, выход которого соединен со счетным входом счетчика, выход элемента запрета является выходом ошибки устройства, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены одновибратор, элемент задержки, регистр и блок постоянной памяти, причем группа информационных входов регистра является группой входов задания номера контролируемой последовательности устройства, вход разрешения записи регистра является ogoM разрешения записи устройства, 4777

Составитель Е. Торопов

Техред Л.Олийнык Корректор М. Шарощи

Редактор А. Ревин

Заказ 6482/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам извбретений и открытий

113035, Москва, Ж-35, Раушская наб.,-.д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 144 выходы регистра соединены с первой группой адресных входов блока постоянной памяти, вторая группа адресных входов которого соединена с группой выходов счетчика, группа выходов блока постоянной памяти соединена с группой адресных входов мультиплексора, выход которого соединен с входом одновибратора, выход которого соединен с запрещающим входом элемента запрета, информационный вход которого соединен с выходом элемента задержки, вход которого соединен с выходом элемента ИЛИ.