Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств системы сбора и обработки измерительной информации . Цель изобретения - расширение области применения устройства ,а счет управления скоростью считывания данных из накопителя. Устройство содержит накопитель 1, блок 2 элементов И, мультиплексор 3, счетчик 4 адресов записи, счетчик 5 адресов чтения, счетчик 6 объема памяти, регистр 7, блок 8 анализа загрузки памяти , блок 9 формирования сигналов чтения, элементы И 10, 11, Использование изобретения в системах сбора и обработки измерительной информации за счет управления скоростью считывания данных из накопителя позволяет резко снизить объем буфера приемных устройств обработки. 2 з.п..ф-лы, 2 ил. , 1 т абл. i (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„80„„1444 (51) 4 G 11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4235490/24-24 (22) 27.04.87 (46) 15.12.88. Бюл. 11 46 (72) А.В.Алексеев, В.Г.Зинин, Б.С.Иаслеников и В.И.Юдин (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

11 1163357,кл. G 11 С 19/00, 1985.

Авторское свидетельство СССР

11 705517, кл. G 11 С 19/00, 1979. ! (54) БУФЕРНОЕ ЗАПОИИНАИ11ЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств системы сбора и обработки измерительной информации. Цель изобретения — расширение области применения устройства q,а счет управления скоростью считывания данных иэ накопителя. Устройство содержит накопитель 1, блок 2 элементов И, мультиплексор 3, счетчик

4 адресов записи, счетчик 5 адресов чтения, счетчик 6 объема памяти, регистр 7, блок 8 анализа загрузки памяти, блок 9 формирования сигналов чтения, элементы И 10, 11. Использование изобретения в системах сбора и обработки измерительной информации

sa счет управления скоростью считывания данных из накопителя позволяет резко снизить объем буфера приемных устройств обработки. 2 з.п..ф-лы, 2 ил., 1 табл.

1444893

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств (БЗУ) системы сбора и обработки измерительной информации, Цель изобретения — расширение области применения устройства за счет управления скоростью считывания 10 данных из накопителя.

На фиг.1 представлена структурная схема предлагаемого БЗУ; на фиг.2 блок-схемы блока формирования сигналов чтения и блока анализа загрузки памяти.

Устройство содержит накопитель 1 блок 2 элементов И, мультиплексор 3, счетчик 4 адресов записи, счетчик 5 адресов чтения, счетчик 6 объема па- 20 мяти, регистр 7, блок 8 анализа загрузки памяти, блок 9 формирования сигналов чтения, элементы И 10 H 11, вход,12 синхронизации записи, вход

13 синхронизации чтения, информа- 25 ционный вход 14 и вход 15 начальной загрузки.

Блок 8 анализа загрузки памяти содержит элементы И-НЕ 16,, 17 и 18, блоки 19 и 20 сравнения и элемент

ИЛИ-НЕ ?1. Блок 9 формирования сигналов чтения содержит элементы И ?225, триггеры 26 и 27, делитель 28 частоты, элемент ИЛИ-НЕ 29, элементы И 30-32 и элемент ИЛИ 33.

Устройство работает следующим образом.

Перед началом работы счетчики 4, 5,6 и триггеры блока 9 сбрасываются в "0". Цепь начальной установки не показана. В регистр 7 записывается двоичный код объема буферной эоны.

Код поступает на вход 14 и записывается импульсом, подаваемым на вход

15. Код в регистре 7 объема буфер- 45 ной зоны представляет собой последовательность единиц, начиная со старшего разряда, причем если число единиц равно К, то объем буферной зоны и-К равен ? где n — разрядность счет1

50 чиков 4-6. Очевидно, что разрядность регистра 7 должна быть несколько меньше разрядности счетчика 6. Примем, что в системе сбора и обработки измерительной информации минимальный объем БЗУ равен 16, поэтому

55 счетчики 4-6 имеют разрядность на 4 разряда больше, чем регистр 7. По заднему фронту импульса на входе 15 код из регистра 7 объема буферной зоны переписывается в старшие разряды счетчика 6, а младшие четыре разряда счетчика 6 заносятся нули.

Код с инверсных выходов регистра 7 поступает на вторые входы блока 2 элементов И, маскируя те разряды счетчика 4 адреса записи или счетчика 5 адреса чтения, которым в одноименных разрядах регистра 7 буферной эоны соответствует единицы.

В режиме записи информации на шине 12 синхронизации записи устанавливается сигнал высокого уровня.

Проходя через открытый при неполностью заполненном накопителе элемент

И 11, этот сигнал воздействует на управляющий вход накопителя 1, переводя его в режим записи. Одновременно этот же сигнап воздействует на третий вход мультиплексора 3, подключая к первым входам блока 2 элементов И промаскированный код адреса, который поступая на входы накопителя 1, выбирает для записи соответствующую ячейку. По окончании записи сигнал на шине 12 синхронизации записи сбрасывается. Возникший перепад сигнала на выходе элемента И 11, воздействуя на вход счетчика 4 адреса записи, увеличивает его содержимое на единицу. Одновременно этот перепад сигнала, воздействуя на третий вход счетчика 6 объема буферной зоны, увеличивает его содержимое на единицу.

В режиме чтения информации сигнал низкого уровня иа шине 12 запирает элемент И 11, что приводит к формированию сигнапа низкого уровня на его выходе, который, воздействуя на управляющий вход накопителя

1, переводит его в режим чтения. Одновременно этот сигнал воздействует на третий вход мультиплексора 3, подключая к первым входам блока 2 элементов И выходы счетчика 5 адреса чтения. С выходов блока 2 элементов И промаскированный код адреса поступает,на адрес::ые входы накопителя 1, выбирая дгя чтения соответст- вующую ячейку. На выходных шинах на« копителя появляется информация из выбранной ячейки. Сигнал высокого уровня на шине 13 синхро.-;:- зации чтения проходит через блок " .и открытый элемент И 10. По заднему фронту этого сигнала содержимое счетчика 5 ад1444893 ресов чтения увеличивается на единицу, подготавливая тем самым обращение к следующей ячейке накопителя l.

Одновременно этот перепад сигнала, воздействуя íà второи вход счетчика уменьшает его содержимое на единицу.

Блок 8 анализа заполнения памяти р аб от а ет следующим об р аз ом.

Если содержимое регистра 7 равно содержимому старших разрядов счетчика 6, а в младших разрядах счетчика

6 — нули, то элемент И-HE 17 совместно с элементами И-HF. 18 формирует на первом входе блока 8 сигнал БФ=О низкого уровня. Наличие нулей в четырех мпадших разрядах счетчика 6 фиксирует элемент ИЛИ-НЕ 21. С первого выхода блока 8 сигнал БФ=О поступает на первый вход элемента И 10, запрещая прохождение импульсов синхронизации считывания с блока 9 на счетчики 5 и 6. Если же вся буферная эона заполнена, то в счетчике 6 хранится код, содержащий только единицы. В этом случае на выходе элемента И-HF. 16, а значит, и на втором выходе блока 8 анализа появляется сигнал низкого уровня БФ=1, который с его второго выхода поступает на вход элемента И 11 и запрещает прохождение импульсов записи на БЗУ, тем самым препятствуя записи информации в уже заполненный накопитель. !

На выходе блока 19 сравнения сигнал высокого уровня появляется в спучае, когда буферная эона заполнена наполовину. На выходе блока

20 сравнения сигнал высокого уровня появляется в случае, когда буферная зона заполнена на 15/16. Работа блоков 19 и 20 сравнения поясняется таблицей, которая приведена для случая 4-разрядного регистра объема буферной зоны. В общем случае, когда счетчик 6 имеет и разрядов, а регистр 7 имеет m разрядов, сигнал на выходе блока 19 сравнения появляется, е чи выполняются следующие условия: три мяадших разряда (0Ä1,2) счетчика 6 равны "О", старший разряд счетчика 6 равен "1"; разряд 3 счетчика 6 равен разряду О регистра

7. . разряд 4 счетчика 6 равен раэряцу 1 реги тра 7;...; разряд и-1 счетчика 6 равен старшему (ш-му) разряду регистра 7.

В математическом виде условие появления сигнала на выходе блока 19 сравнения можно записать следующим образом:

С 6 0-2) = OAС46 (3-(п-1) =

= P 7(О-m>A С 6(п1 =1 и 4

1О где Л вЂ” символ операции И, т.е. блок

19 выполняет обычное поразрядное ср ав н ение двух в ел и чин.

В общем случае сигнал на выходе блока 20 сравнения появляется, 15 если выполняются следующие условия: четыре старших разряда счетчика 6 равны "1", разряд 0 счетчика 6 равен разряду О регистра 7; разряд I счетчика 6 равен разряду 1 регистра 7; разряд п-4 счетчика 6 равен разряцу m регистра 7.

В математическом виде условие появления сигнала на выходе блока 20 сравнения можно записать следующим образом: . 6(0-(n-4) =Р 7 О-m)h,С б 4 4 т.е. блок 20 также выполняет поразрядное сравнение двух величин, Блок 9 формирования сигналов чтения работает следующим образом.

В исходном состоянии триггеры 26 и 27 установлены в "0" (цепь начальнои установки не показана). Низкие уровни сигналов на прямых выходах триггеров 26 и 27 закрывают соответственно элементы И 30,32 и приводят к появлению сигнала высокого уровня на выходе элемента ИЛИ-НЕ 29, который, поступая на первый вход элемента И 31, открывает его для прохождения сигналов с делителя 28 частоты. Делитель 28 частоты проре45 жнвает поступающие на него с входа

13 сигналы синхронизации считывания и может быть реализован на обычном двоичном счетчике. Если на вход блока с входа 13 импульсы поступают с частотой F, то на первом выходе делителя 28 частота равна F/2, на втором выходе — Р/4, Через открытый элемент И 31 и элемент ИЛИ 33 на вход узла проходит частота F/4, т,е, при заполнении накопителя БЗУ менее чем на 1/2 считывание производится с минимальной скоростью. При заполнении накопителя БЗУ наполовину сигнал высокого уровня БФ=1/2, постудит со средней скоростью. Дальнейшее уменьшение степени заполнения накопителя приводит к появлению сиг" кала БЖ.-1/2. Этот сигнал выдается блоком анализа состояний буферной зоны йри заполнении накопителя БЗУ ровно наполовину, Сигнал БФ=1/2 высокого уровня, поступая на первые входы элементов И 22,33, открывает их. Сигнал чтения, проходя через открытый элемент И 23, воздействует на вход сброса триггера 26, сбрасывая его в "0". Появившийся вследствие этого на прямом выходе триггера

26 низкий уровень сигнала закрывает элемент И 30. Совпадение двух низких потенциалов на входах элемента

HJIH-HE 29 приводит к появлению на его выходе сигнапа высокого уровня, который, поступая на элемент И 31, открывая его. Частота F/4 с делителя

28 частоты через элементы И 31 и

ИЛИ 33 поступает на выход устройства. Считывание данных из БЗУ, накопитель которого заполнен менее чем на половику, происходит с минимальной скоростью.

Формул а изобретения

1. Буферное запоминающее устройство, содержащее накопитель, информационные вход и выход которого являются соответственно первым информационным входом и информационным выходом устройства, блок элементов И, выходы которого подключены к адресным входам накопителя, мультиплексор, выход которого подключен к первому входу блока элементов И, счетчик адресов записи, выход которого подключен к первому информационному входу мультиплексора, счетчик адресов чтения, выход которого подключен к второму информационному входу мультиплексора регистр, инверсный выход которого подключен к второму входу блока элементов И, счетчик объема памяти, первый установочный вход которого; подключен к прямому выходу регистра, блок анализа загр ;зки памяти, первый и второй входы которого подключены соответственно к выходу счетчика объема памяти и к прямому выходу регистра, первын элемент И, выход которого подключен F. счет..":ому входу счетчика адресов чтения н к входу вычитания счетчика объема памяти, 5 1444893 пая на первые входы элементов И 22, 23„ открывает их. Сигнал записи, е проходя через открытый элемент И 22, воздействует на установочный вход триггера 26, устанавливая его в "1".

Высокий уровень сигнала с прямого

О выхода триггера 26 и высокий уровень сигнала с инверсного выхода триггера 27 открывает элемент И 30. 10

Возникший на выходе элемента ИЛИ-НЕ

29 низкий уровень сигнала закрывает элемент И 31. Частота F/2 с делителя 28 через открытый элемент И 30 и элемент ИЛИ 33 поступает на выход блока, т.е. при заполнении накопителя БЗУ более чем на 1/2, но менее чем на 15/16 считывание производится со средней скоростью. При заполнении накопителя БЗУ более чем на,1/2 на 20 первых входах элементов И 22,23 устанавливается сигнал низкого уровня, зGKpbIBающий их. При заполнении накопителя БЗУ на 15/16 сигнал высокого уровня БФ=15 /16, поступая на пер- 26 вые входы элементов И 24,25, открыва. ет их. Сигнал записи, проходя через открытый элемент И 24 воздействует на установочный вход триггера 27, устанавливая его в "1". Высокий уро- 30 вень сигнала с прямого выхода триггера 27 открывает элемент И 32. Одновременно низкий уровень сигнала с инверсного выхода триггера 27„ .поступая на элемент И 30, закрывает его. Часто-З5 та Р с входа узла через открытый элемент И 32 и элемент ИЛИ 33 поступает на вход узла, т.е. при заполнении накопителя БЗУ более чем на 15/16 считывание происходит с максимальной скоростью.

В результате считывания на БЗУ степень заполнения накопителя уменьшается. Вновь появляющийся сигнал высокого уровня БФ=15/16, поступая на 45 цервые входы элементов И 24,25, открывает их. Сигнал чтения, проходя через открытый элемент И 25, воздейст" вует на сбросовый вход триггера 27, сбрасывая его в "0". Появившийся БО вследствие этого на прямом выходе триггера 27 низкий уровень сигнала закрывает элемент И 32, Одновременно высокий уровень сигнала с инверсно" го выхода триггера 27 поступает на вход элемента И 30, открывая его.

Считывание данных из БЗУ, накопитель которого заполнен менее чем на

15/16, но более чем на 1/2, происхо!

444893 второй элемент И, первый вход которого является входам синхронизации записи устройства, выход второго элемента И подключен к входу режима ра5 боты накопителя. к управляюшему входу мультиплексора, к счетному входу счетчика адресов записи и к входу сложения счетчика объема памяти, второй установочный вход которого подключен к синхронизирующему входу регистра и является входом импульса начальной загрузки устройства, второй вход второго элемента И подключен к выходу сигнала перепол- 15 нения памяти блока анализа загрузки памяти, выход сигнала освобождения памяти подключен к первому входу первого элемента И, информационный вход регистра является вторым информационным входом устройства, о т л и ч а ю щ е е с я тем,.что, с целью расширения области применения устройства за счет управления ско= ростью считывания данных из накопи- 25 теля, оно содержит блок формирования сигналов чтения, выход которого подключен к второму входу первого элемента И, первый вход блока формирования сигналов чтения является входом g0 синхронизации чтения устройства, второй и третий входы блока формирования сигналов чтения подключены к выходам сигналов частичного заполнения накопителя блока анализа загрузки памяти, четвертый и пятый входы блока формирования сигналов чтения подключены к счетным входам соответственно счетчика адресов записи и счетчика адресов чтения. 40

2..устройство по п.l, о т л и ч аю щ е е с я тем, что блок формирования сигналов чтения содержит элементы И, триггеры, элемент ИЛИ-НЕ, де- .45 литель частоты и элемент ИЛИ, выход которого является выходом блока формирования сигналов чтения, первый вход первого элемента И подключен к первому входу второго элемента И

50 и является вторым входом блока формирования си налов чтения, первый вход третьего элемента И подключен к первому входу четвертого элемента И и является третьим входом блока формирования сигналов чтения, второй вход

55 первого элемента И подключен к второму входу третьего элемента И и является четвертым входом блока формированич сигналов чтеHJiR второй вход Вто рого элемента И подключен к второму входу четвертого элемента И и является пятым входом блока формирования сигнала чтения, выходы первого и второго элементов И подключены соответственно к входу установки и к входу сброса первого триггера, выход которого подключен к первым входам пятого элемента И и элемента ИЛИ-HF. выход которого подключен к первому входу шестого элемента И, выходы третьего и четвертого элементов И подключены соответственно к входу установки и к входу сброса второго триггера, прямой выход которого подключен к второму входу элемента

ИЛИ-HF. и к первому входу седьмого элемента И, второй вход которого подключен к входу делителя частоты и является первым входом блока формиг рования сигналов чтения, первый и второй выходы делителя частоты подключены к вторым входам соответст-.:< венно пятого и шестого элементов И, выходы которых подключены соответственно к первому и второму входам элемента ИЛИ, третий вход которого подключен к выходу седьмого элемента И, третий вход пятого элемента

И подключен к инверсному выходу второго триггера, выход элемента ИЛИ является выходом блока формирования сигналов чтения.

3. Устройство по и. J о т л и— ч а ю щ е е с я тем, что блок анализа объема памяти содержит первый и второй блоки сравнения, первый и второй элементы И-НЕ, группу элементов И-НЕ и элемент ИЛИ-НЕ, входы которого подключены к первым входам соответственно элементов И-НЕ группы, к входам первых групп первого и второго блоков сравнения и к входам первого элемента И-НЕ и являются первым входом блока анализа объема памяти, вторые входы элементов

И-НЕ группы подключены к выходам вторых групп первого и второго блоков сравнения и являются вторым входом блока анализа объема памяти, выходы элементов И-HE группы и выход элемента ИЛИ-HF подключены к входам второго элемента И-HF. выход которого является выходом сигнала освобождения накопителя, выход первого элемента И-HF. является выходом

)444893 сигнала переполнения накопителя, выходы первого и второго блоков сравнения являются выходами сигнапов частичного заполнения накопителя.

Значение разрядов счетчика 6

Значение разрядов регистра

7.7

Условие появления сигнала

БФ=15/16

256 0 О О О 1 О О О О О О О ) 1 1 1 О О О 0

128 1 О О О 1 1 О О 0 О О 0 1 1 1 1 1 О О О

64 1 1 О О 1 1 1 О О О О О 1 1 1 .1 1 1 0 0

32 1 1 1 О 1, 1 1 1 О О О О 1 1 1 1 1 1 1. О

Составитель С.Шустенко

Техред И.Ходанич

Корректор Э.Лончакова

Редактор И.Рыбченко

Заказ 6511/54 Тираж 590

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Объем накопителя (слов) 3 2 1 О 7 6 5 4 3 2 1 О 7 6 5 4 3 2 1 О